- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384797 > OR4E4 (Lineage Power) Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) PDF資料下載
參數(shù)資料
| 型號： | OR4E4 |
| 廠商： | Lineage Power |
| 英文描述： | Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) |
| 中文描述： | 現(xiàn)場可編程門陣列（現(xiàn)場可編程門陣列） |
| 文件頁數(shù)： | 3/132頁 |
| 文件大小： | 2667K |
| 代理商： | OR4E4 |
第1頁第2頁當(dāng)前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁
Lucent Technologies Inc.
3
Preliminary Data Sheet
August 2000
ORCASeries 4 FPGAs
Figure
Figure 44. Slave Serial Configuration Schematic......70
Figure 45. Slave Parallel Configuration
Schematic ............................................................71
Figure 46. Daisy-Chain Configuration
Schematic ............................................................72
Page
Table
Table 22. Boundary-Scan Instructions .....................40
Table 23. Series 4E Boundary-Scan
Vendor-ID Codes..................................................41
Table 24. TAP Controller Input/Outputs....................43
Table 25. Readback Options ....................................46
Table 26. MPC 860 to ORCA MPI
Interconnection ....................................................48
Table 27. Embedded System Bus/MPI Registers.....50
Table 28. Interrupt Register Space Assignments.....50
Table 29. Status Register Space Assignments ........51
Table 30. Command Register Space
Assignments ........................................................51
Table 31. PPLL Specifications..................................52
Table 32. DPLL DS-1/E-1 Specifications..................53
Table 33. Dedicated Pin Per Package ......................53
Table 34. STS-3/STM-1 DPLL Specifications ..........54
Table 35. Phase-Lock Loops Index ..........................54
Table 36A. Configuration Frame Format
and Contents .......................................................61
Table 36B. Configuration Frame Format
and Contents for Embedded Block RAM .............61
Table 37. Configuration Frame Size .........................62
Table 38. Configuration Modes.................................63
Table 39. Absolute Maximum Ratings......................73
Table 40. Recommended Operating Conditions.......73
Table 41. Electrical Characteristics ..........................73
Table 42. Pin Descriptions........................................75
Table 43. ORCA I/Os Summary ...............................78
Table 44. OR4E6 352-Pin PBGA Pinout ..................79
Table 45. OR4E6 432-Pin EBGA Pinout ..................92
Table 46. OR4E6 680-Pin PBGAM Pinout ............. 106
Table 47. Series 4 Package Matrix......................... 131
Table 48. Package Options..................................... 131
Page
Table of Contents
(continued)
Table
Page
Table 1. ORCA Series 4—Available FPGA
Logic ...................................................................1
Table 2. System Performance ..................................5
Table 3. Look-Up Table Operating Modes ...............11
Table 4. Control Input Functionality .........................11
Table 5. Ripple Mode Equality Comparator
Functions and Outputs.........................................18
Table 6. SLIC Modes ...............................................22
Table 7. Configuration RAM Controlled Latch/
Flip-Flop Operation ..............................................25
Table 8. ORCA Series 4—Available Embedded
Block RAM ..........................................................27
Table 9. RAM Signals...............................................28
Table 10. FIFO Signals ............................................29
Table 11. Constant Multiplier Signals ......................30
Table 12. 8x8 Multiplier Signals ...............................30
Table 13. CAM Signals.............................................30
Table 14. Series 4 Programmable I/O
Standards.............................................................32
Table 15. PIO Options .............................................35
Table 16. PIO Register Control Signals ...................35
Table 17. PIO Logic Options.....................................36
Table 18. Compatible Mixed I/O Standards..............36
Table 19. LVDS I/O Specifications............................37
Table 20. LVDS Termination Pin ..............................37
Table 21. Dedicated Temperature Sensing ..............39
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| OR4E6 | Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) |
| ORT4622 | Field-Programmable System Chip (FPSC) Four Channel x 622 Mbits/s Backplane Transceiver(現(xiàn)場可編程系統(tǒng)芯片（四通道x 622 M位/秒背板收發(fā)器）) |
| ORT8850 | Field-Programmable System Chip(現(xiàn)場可編程系統(tǒng)芯片) |
| OS8740230 | Si Optical Receiver, 40 - 870MHz, 225mA max. @ 24VDC |
| OSC-1A0 | Ultra Miniature TCXO |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| OR4E4-1BA352 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E4-1BA416 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E4-1BC432 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E4-1BM680 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E4-2BA352 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。