- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384797 > OR4E4 (Lineage Power) Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) PDF資料下載
參數(shù)資料
| 型號(hào)： | OR4E4 |
| 廠商： | Lineage Power |
| 英文描述： | Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) |
| 中文描述： | 現(xiàn)場可編程門陣列（現(xiàn)場可編程門陣列） |
| 文件頁數(shù)： | 108/132頁 |
| 文件大?。?/td> | 2667K |
| 代理商： | OR4E4 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁當(dāng)前第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁
108
Lucent Technologies Inc.
Preliminary Data Sheet
August 2000
ORCA Series 4 FPGAs
Ball
Bank
Pad
Function
Pair*
Differential
V4
W5
W2
W3
Y1
Y2
W4
AA1
AA2
Y5
Y4
AA3
AA5
AB1
AB2
AA4
AB4
AB5
AC1
AC2
AC5
AD2
AD3
AC4
AE1
AE2
AD4
AE3
AD5
AF1
AF2
AE4
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
BL
BL
BL
PL25A
PL26D
PL26C
PL27D
PL27C
PL27A
PL28D
PL28C
PL28A
PL29D
PL29C
PL29A
PL30D
PL30C
PL31D
PL32D
PL32C
PL33D
PL33C
PL34D
PL34C
PL35D
PL35C
PL35A
PL36D
PL36C
PL37D
PL37C
PL37A
PL38D
PL38C
PL38A
—
A8
L16T_A0
L17C_A2
L17T_A2
L18C_D1
L18T_D1
—
L19C_D2
L19T_D2
—
L20C_A0
L20T_A0
—
L21C_D3
L21T_D3
—
L22C_A0
L22T_A0
L23C_D3
L23T_D3
L23C_A2
L23T_A2
L23C_A0
L23T_A0
—
L24C_A0
L24T_A0
L25C_D0
L25T_D0
—
L1C_A0
L1T_A0
—
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
VREF
—
—
—
PLCK1C
PLCK1T/SCKB
—
VREF
A7
—
A6
A5
—
WR/MPI_RW
VREF
—
—
A4
VREF
A3
A2
—
A1
A0
DP0
DP1
—
D8
VREF
—
—
COMPLEMENT
TRUE
—
COMPLEMENT
TRUE
—
COMPLEMENT
TRUE
—
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
—
COMPLEMENT
TRUE
COMPLEMENT
TRUE
—
COMPLEMENT
TRUE
—
Pin Information
(continued)
Table 46. OR4E6 680-Pin PBGAM Pinout
(continued)
* Differential pairs and physical locations are numbered within each bank (e.g., L19C_A0 is ninteenth pair in an associated bank). The C indi-
cates complementary differential whereas a T indicates true differential. The _A0 indicates the physical location is adjacent balls in either hor-
zontal/vertical direction. Other physical indicators are as follows:
_A1 indicates one ball between pairs.
_A2 indicates two balls between pairs.
_D0 indicates balls are diagonally adjacent.
_D1 indicates diagonally adjacent separated by one physical ball.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| OR4E6 | Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) |
| ORT4622 | Field-Programmable System Chip (FPSC) Four Channel x 622 Mbits/s Backplane Transceiver(現(xiàn)場可編程系統(tǒng)芯片（四通道x 622 M位/秒背板收發(fā)器）) |
| ORT8850 | Field-Programmable System Chip(現(xiàn)場可編程系統(tǒng)芯片) |
| OS8740230 | Si Optical Receiver, 40 - 870MHz, 225mA max. @ 24VDC |
| OSC-1A0 | Ultra Miniature TCXO |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| OR4E4-1BA352 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E4-1BA416 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E4-1BC432 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E4-1BM680 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E4-2BA352 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。