- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371077 > MC92600 (Motorola, Inc.) High-speed, Full-duplex, Serial Data Interface(高速全雙工串行數(shù)據(jù)接口) PDF資料下載
參數(shù)資料
| 型號： | MC92600 |
| 廠商： | Motorola, Inc. |
| 英文描述： | High-speed, Full-duplex, Serial Data Interface(高速全雙工串行數(shù)據(jù)接口) |
| 中文描述： | 高速，全雙工，串行數(shù)據(jù)接口（高速全雙工串行數(shù)據(jù)接口） |
| 文件頁數(shù)： | 43/82頁 |
| 文件大小： | 1056K |
| 代理商： | MC92600 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁當前第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁
Chapter 5. Test Modes
5-1
Chapter 5
Test Modes
The WarpLink Quad supports several test modes for in-system built-in self test (BIST) and
production testing. Test modes are selected through the TST_0, TST_1 and LBE signals.
Table 5-1 shows test mode state selection.
5.1 Loop Back System Test
The WarpLink Quad can be conTgured in loop back mode where the transmitted data is
looped back to its receiver independent of the receivers link inputs. This is enabled by
setting LBE high. The characters transmitted are controlled by the normal transmitter
controls. If the transceiver is working properly, the data/control characters transmitted are
received by the receiver. This allows system logic to use various data sequences to test the
operation of the transceiver.
The loop-back signals are electrically isolated from the XLINK_n_P/XLINK_n_N output
signals. Therefore, if the outputs are shorted, or otherwise restricted, the loop-back signals
still operate normally. When in loop-back mode, the LBOE signal controls the action of the
XLINK_n_P/XLINK_n_N output signals. When LBOE is low, the transmit driver holds the
XLINK_n_P/XLINK_n_N output signals high and low, respectively. When LBOE is high,
the XLINK_n_P/XLINK_n_N output signals continue to operate normally.
The receivers link input signals, RLINK_n_P and RLINK_n_N, are also electrically
isolated during loop back mode, such that their state does not affect the loop back path.
Table 5-1. Test Mode State Selection
TST_1
TST_0
LBE
Description
Low
Low
Low
Normal operation, no test mode enabled
Low
Low
High
Loop back system test mode (Section 5.1)
Low
High
Low
BIST sequence system test mode (Section 5.2)
Low
High
High
Loop back BIST sequence system test mode (Section 5.3)
High
Low
Low
Functional production test mode (Section 5.4)
High
Low
High
BIST production test mode (Section 5.5)
High
High
Dont care
PLL production test mode (Section 5.6)
相關PDF資料 |
PDF描述 |
|---|---|
| MC9S12DB128B | MC9S12DT128B |
| MC9S12DB128BCFU | MC9S12DT128B |
| MC9S12DB128BCPV | MC9S12DT128B |
| MC9S12DB128BMFU | MC9S12DT128B |
| MC9S12DB128BMPV | MC9S12DT128B |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC92600JUB | 功能描述:IC SERDES QUAD 1.25GBAUD 217PBGA RoHS:否 類別:集成電路 (IC) >> 接口 - 串行器，解串行器 系列:- 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- 功能:解串器 數(shù)據(jù)速率:2.5Gbps 輸入類型:串行 輸出類型:并聯(lián) 輸入數(shù):- 輸出數(shù):24 電源電壓:1.8 V ~ 3.3 V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:64-TQFP 裸露焊盤 供應商設備封裝:64-TQFP-EP（10x10） 包裝:管件 |
| MC92600VMB | 制造商:Freescale Semiconductor 功能描述: |
| MC92603VF | 功能描述:IC TXRX ETH QUAD GIG 256-MAPBGA RoHS:否 類別:集成電路 (IC) >> 接口 - 驅動器，接收器，收發(fā)器 系列:- 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:25 系列:- 類型:收發(fā)器 驅動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:4.5 V ~ 5.5 V 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應商設備封裝:16-PDIP 包裝:管件 |
| MC92603VM | 功能描述:IC ETH TXRX QUAD GIG 256-MAPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 驅動器，接收器，收發(fā)器 系列:- 標準包裝:1,000 系列:- 類型:收發(fā)器 驅動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:16-SOIC 包裝:帶卷 (TR) |
| MC92604VM | 功能描述:IC ETH TXRX DUAL GIG 196-MAPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 驅動器，接收器，收發(fā)器 系列:- 標準包裝:1,000 系列:- 類型:收發(fā)器 驅動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:16-SOIC 包裝:帶卷 (TR) |
發(fā)布緊急采購，3分鐘左右您將得到回復。