- 您現在的位置：買賣IC網 > PDF目錄376976 > DS3112N RECT BRIDGE GPP 15A 600V GBJ PDF資料下載
參數資料
| 型號： | DS3112N |
| 英文描述： | RECT BRIDGE GPP 15A 600V GBJ |
| 中文描述： | 坦佩化T3/E3復用器3.3化T3/E3成幀器和M13/E13/G.747復用器 |
| 文件頁數： | 95/135頁 |
| 文件大?。?/td> | 585K |
| 代理商： | DS3112N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁當前第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁
DS3112
95 of 135
Note 1:
When the CPU bus is operated in the 8-bit mode (CMS = 1), the host should always write to the
lower byte (bits 0 to 7) first followed by the upper byte (bits 8 to 15).
Note 2:
The THDLC is a write-only register.
Note 3:
The Transmit FIFO can be filled to a maximum capacity of 256 bytes. When the Transmit FIFO
is full, it will not accept any additional data.
Bits 0 to 7/Transmit FIFO Data (D0 to D7).
Data for the Transmit FIFO can be written to these bits.
D0 is the LSB and is transmitted first while D7 is the MSB and is transmitted last.
Bit 8/Transmit Message End (TMEND).
This bit is used to delineate multiple messages in the Transmit
FIFO. It should be set to a one when the last byte of a packet is written to the Transmit FIFO. The setting
of this bit indicates to the HDLC controller that the message is complete and that it should calculate and
add in the CRC checksum and at least two flags. This bit should be set to zero for all other data written to
the FIFO. All HDLC messages must be at least 2 bytes in length.
9.3 HDLC Status and Interrupt Register Description
Register Name:
HSR
Register Description:
HDLC Status Register
Register Address:
86h
Bit #
7
6
5
4
Name
TUDR
RPE
RPS
RHWM
Default
-
-
-
-
Bit #
15
14
13
Name
RABT
REMPTY
ROVR
TEMPTY
Default
-
-
-
Note:
See Figure 9.3A for details on the signal flow for the status bits in the HSR register.
Bits that are underlined are read-only; all other bits are read-write.
3
2
1
0
n/a
-
TLWM
-
n/a
-
TEND
-
12
11
10
9
8
TFL3
-
TFL2
-
TFL1
-
TFL0
-
-
相關PDF資料 |
PDF描述 |
|---|---|
| DS3112RD | RECT BRIDGE GPP 15A 800V GBJ |
| DS3134 | Chateau Channelized T1 And E1 And HDLC Controller |
| DS3160 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| DS3171 | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3171N | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
相關代理商/技術參數 |
參數描述 |
|---|---|
| DS3112N+ | 功能描述:網絡控制器與處理器 IC TEMPE T3/E3 MUX FRMR & M13/E13/G.747 MUX RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS3112N+W | 功能描述:網絡控制器與處理器 IC TEMPE T3/E3 MUX FRMR & M13/E13/G.747 MUX RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS3112NC1 | 制造商:Maxim Integrated Products 功能描述:T3 E3 MULTIPLEXER, 3.3V T3/E3 FRAMER AND M13/E13/G.747 MUX - Rail/Tube |
| DS3112ND1E | 制造商:Rochester Electronics LLC 功能描述: 制造商:Maxim Integrated Products 功能描述: |
| DS3112RD | 功能描述:網絡控制器與處理器 IC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復。