- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382741 > Z80B-PIO Z8 Microcontrollers PDF資料下載
參數(shù)資料
| 型號： | Z80B-PIO |
| 英文描述： | Z8 Microcontrollers |
| 中文描述： | Z8微控制器 |
| 文件頁數(shù)： | 96/222頁 |
| 文件大?。?/td> | 1595K |
| 代理商： | Z80B-PIO |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁當(dāng)前第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
Z8 Microcontrollers
Interrupts
ZiLOG
7-6
UM001600-Z8X0599
7.4 INTERRUPT INITIALIZATION
(Continued)
7.4.2 Interrupt Mask Register (IMR) Initialization
IMR individually or globally enables or disables the six in-
terrupt requests (Figure 7-8). When bit 0 to bit 5 are set to
1, the corresponding interrupt requests are enabled. Bit 7
is the master enable and must be set before any of the in-
dividual interrupt requests can be recognized. Resetting
bit 7 globally disables all the interrupt requests. Bit 7 is set
and reset by the EI and DI instructions. It is automatically
reset during an interrupt service routine and set following
the execution of an Interrupt Return (IRET) instruction.
Note:
Bit 7 must be reset by the DI instruction before the
contents of the Interrupt Mask Register or the Interrupt
Priority Register are changed except:
Immediately after a hardware reset.
Immediately after executing an interrupt service routine
and before IMR bit 7 has been set by any instruction.
Note:
The RAM Protect option is selected at ROM mask
submission time or at EPROM program time. If not
selected or not an available option, this bit is reserved and
must be 0.
Figure 7-8. Interrupt Mask Register
D7 D6 D5 D4 D3 D2 D1 D0
(Read/Write)
Interrupt Request Register (IMR)
Register FBH
0 = Disables IRQ0
1 = Enables IRQ0
0 = Disables IRQ1
1 = Enables IRQ1
0 = Disables IRQ2
1 = Enables IRQ2
0 = Disables IRQ3
1 = Enables IRQ3
0 = Disables IRQ4
1 = Enables IRQ4
0 = Disables IRQ5
1 = Enables IRQ5
0 = Disables RAM Protect
1 = Enables RAM Protect
0 = Disables Interrupt
1 = Enables Interrupt
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Z86E2116PSC | Z8 Microcontrollers |
| Z8300-1PS | 8-Bit Microprocessor |
| Z8300-3PS | Microprocessor |
| Z8340-1PS | I/O Controller |
| Z8340-3PS | Telecommunication IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Z80B-SIO/O | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Z8 Microcontrollers |
| Z80C30 | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:CMOS SCC SERIAL COMMUNICATIONS CONTROLLER |
| Z80C30-06LME | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| Z80C30-06PSC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| Z80C30-06VSC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。