- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382741 > Z80B-PIO Z8 Microcontrollers PDF資料下載
參數(shù)資料
| 型號(hào)： | Z80B-PIO |
| 英文描述： | Z8 Microcontrollers |
| 中文描述： | Z8微控制器 |
| 文件頁數(shù)： | 124/222頁 |
| 文件大?。?/td> | 1595K |
| 代理商： | Z80B-PIO |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁當(dāng)前第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
Z8 Microcontrollers
External Interface
ZiLOG
10-2
UM001600-Z8X0599
10.2 PIN DESCRIPTIONS
The following sections briefly describe the pins associated
with the Z8 MCU
external memory interface.
10.2.1 /AS
Address Strobe (output, active Low). Address Strobe is
pulsed Low once at the beginning of each machine cycle.
The rising edge of
AS
indicates the address, Read/Write
(R/
W
), and Data Memory (
DM
) signals are valid for pro-
gram or data memory transfers. In some cases, the Z8 ad-
dress strobe is pulsed low regardless of accessing exter-
nal or internal memory. Please refer to specific product
specifications for
AS
operation.
10.2.2
DS
Data Strobe (Output, Active Low). Data Strobe provides
the timing for data movement to or from the Address/Data
bus for each external memory transfer. During a Write Cy-
cle, data out is valid at the leading edge of the
DS
. During
a Read Cycle, data in must be valid prior to the trailing
edge of the
DS
.
10.2.3 R/
W
Read/Write (Output). Read/Write determines the direction
of data transfer for memory transactions. R/
W
is Low when
writing to program or data memory, and High for all other
transactions.
10.2.4 DM
Data Memory (Output).Data Memory provides a signal to
separate External Program Memory from External Data
Memory. It is a programmable function on pin P34. Data
memory is active low for External Data Memory accesses
and high for External Program Memory accesses.
10.2.5 P07 - P00
High Address LinesA15 -A8 (Outputs can be CMOS- or
TTL- compatible. Please refer to product specifications for
actual type). A15-A8 provide the High Address lines for the
memory interface. Port 0 - 1 mode register must have bits
D7 = 1 and D1 = 1 to configure Port 0 as A15 - A8 (Figure
10-2).
10.2.6 P17 - P10
Address/Data LinesAD7 - AD0 (inputs/outputs, TTL-com-
patible). AD7-AD0 is a multiplexed Address/Data memory
interface. The lower eight Address lines (A7-A0) are multi-
plexed with Data lines (D7-D0). Port 0 - 1 mode register
must have bits D4 = 1 and D3 = 0 to configure Port 1 as
AD7 - AD0 (Figure 10-2).
10.2.7 /RESET
Reset(input, active Low).
RESET
initializes the Z8. When
RESET
is deactivated, program execution begins from
program location 000CH. If held Low,
RESET
acts as a
register file protect during power-down and power-up
sequences. To avoid asynchronous and noisy reset
problems, the Z8 is equipped with a reset filter of four
external clocks (4T
P
C). If the external
RESET
signal is less
than 4T
P
C in duration, no reset will occur. On the fifth clock
after the
RESET
is detected, an internal reset signal is
latched and held for an internal register count of 18 or
more external clocks, or for the duration of the external
RESET
, whichever is longer. Please refer to specific
product specifications for length of reset delay time.
10.2.8 XTAL1, XTAL2.
Crystal1, Crystal2 Oscillator input and output). These pins
connect a parallel-resonant crystal, ceramic resonator, LC,
RC network, or external single-phase clock to the on-chip
oscillator input. Please refer to the device product specifi-
cations for information on availability of RC oscillator fea-
tures.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Z86E2116PSC | Z8 Microcontrollers |
| Z8300-1PS | 8-Bit Microprocessor |
| Z8300-3PS | Microprocessor |
| Z8340-1PS | I/O Controller |
| Z8340-3PS | Telecommunication IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Z80B-SIO/O | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Z8 Microcontrollers |
| Z80C30 | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:CMOS SCC SERIAL COMMUNICATIONS CONTROLLER |
| Z80C30-06LME | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| Z80C30-06PSC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| Z80C30-06VSC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。