- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382741 > Z80B-PIO Z8 Microcontrollers PDF資料下載
參數(shù)資料
| 型號(hào)： | Z80B-PIO |
| 英文描述： | Z8 Microcontrollers |
| 中文描述： | Z8微控制器 |
| 文件頁數(shù)： | 111/222頁 |
| 文件大?。?/td> | 1595K |
| 代理商： | Z80B-PIO |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當(dāng)前第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
Z8 Microcontrollers
ZiLOG
Serial I/O
UM001600-Z8X0599
9-5
After a full character has been assembled in the receiver’s
buffer, SIO Register (F0H), Interrupt Request IRQ3 is gen-
erated. The shift clock is stopped and the Shift Register re-
set to all 1s. The start bit detection circuitry begins moni-
toring the data input for the next start bit. This cycle allows
the receiver to synchronize on the center of the bit time for
each incoming character.
9.3.2 Overwrites
Although the receiver is single buffered, it is not protected
from being overwritten, so the software must read the SIO
Register (F0H) within one character time after the interrupt
request (IRQ3). The Z8 does not have a flag to indicate
this overrun condition. If polling is used, the IRQ3 bit in the
Interrupt Request Register must be reset by software.
9.3.3 Framing Errors
Framing error detection is not supported by the receiver
hardware, but by responding to the interrupt request within
one character bit time, the software can test for a stop bit
on P30. Port 3 bits are always readable, which facilitates
break detection. For example, if a null character is re-
ceived, testing P30 results in a 0 being read.
9.3.4 Parity
The data format supported by the receiver must have a
start bit, eight data bits, and at least one stop bit. If parity
is on, bit 7 of the data received will be replaced by a Parity
Error Flag. A parity error sets bit 7 to 1, otherwise, bit D7
is set to 0. Figure 9-7 shows these data formats.
The Z8
hardware supports odd parity only, that is enabled
by setting the Port 3 Mode Register bit 7 to 1 (Figure 9-8).
If even parity is required, the Parity Mode should be dis-
abled (P3M bit 7 set to 0), and software must calculate the
received data’s parity.
Figure 9-7. Receiver Data Formats
SP D7 D6 D5 D4 D3 D2 D1 D0 ST
Eight Data Bits
Start Bit
Start Bit
Seven Data Bits
One Stop Bit
SP P D6 D5 D4 D3 D2 D1 D0 ST
Parity Error Flag
One Stop Bit
Received Data
(No Parity)
Received Data
(With Parity)
Figure 9-8. Port 3 Mode Register (P3M) Parity
D7 D6 D5 D4 D3 D2 D1 D0
(Write-Only)
0 = Parity OFF
1 = Parity ON
Port 3 Mode Register (P3M)
Register F7H
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Z86E2116PSC | Z8 Microcontrollers |
| Z8300-1PS | 8-Bit Microprocessor |
| Z8300-3PS | Microprocessor |
| Z8340-1PS | I/O Controller |
| Z8340-3PS | Telecommunication IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Z80B-SIO/O | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Z8 Microcontrollers |
| Z80C30 | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:CMOS SCC SERIAL COMMUNICATIONS CONTROLLER |
| Z80C30-06LME | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| Z80C30-06PSC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| Z80C30-06VSC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。