參數(shù)資料
型號： XRT84L38_06
廠商： Exar Corporation
元件分類： 通信及網(wǎng)絡(luò)
英文描述： Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述： Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
文件頁數(shù)： 5/453頁
文件大小： 2982K
代理商： XRT84L38_06
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁
XRT84L38
I
REV. 1.0.1
OCTAL T1/E1/J1 FRAMER
TABLE OF CONTENTS
GENERAL DESCRIPTION................................................................................................ 1
F
IGURE
1. XRT84L38 8-
CHANNEL
DS1 (T1/E1/J1) F
RAMER
............................................................................................................ 1
A
PPLICATIONS
.............................................................................................................................................. 2
F
EATURES
.................................................................................................................................................... 2
ORDERING INFORMATION ................................................................................................................... 3
F
IGURE
2. P
IN
O
UT
OF
THE
XRT84L38 T
OP
V
IEW
(
SEE
PIN
LIST
FOR
NAMES
AND
FUNCTION
)............................................................ 4
TABLE OF CONTENTS.....................................................................................................
I
T
ABLE
1: L
IST
BY
P
IN
N
UMBER
......................................................................................................................................................... 5
PIN DESCRIPTIONS......................................................................................................... 5
T
RANSMIT
S
ERIAL
D
ATA
I
NPUT
...................................................................................................................... 5
O
VERHEAD
I
NTERFACE
............................................................................................................................... 14
R
ECEIVE
S
ERIAL
D
ATA
O
UTPUT
.................................................................................................................. 16
R
ECEIVE
D
ECODER
L
IU
I
NTERFACE
............................................................................................................. 23
T
RANSMIT
E
NCODER
L
IU
I
NTERFACE
........................................................................................................... 23
T
IMING
....................................................................................................................................................... 24
L
IU
C
ONTROL
............................................................................................................................................. 25
JTAG......................................................................................................................................................... 26
M
ICROPROCESSOR
I
NTERFACE
.................................................................................................................... 27
P
OWER
S
UPPLY
P
INS
................................................................................................................................. 30
G
ROUND
P
INS
............................................................................................................................................ 30
N
O
C
ONNECT
P
INS
..................................................................................................................................... 31
E
LECTRICAL
C
HARACTERISTICS
................................................................................................................... 32
A
BSOLUTE
M
AXIMUMS
................................................................................................................................ 32
DC E
LECTRICAL
C
HARACTERISTICS
............................................................................................................. 32
T
ABLE
2: XRT84L38 P
OWER
C
ONSUMPTION
................................................................................................................................. 32
1.0 MICROPROCESSOR INTERFACE BLOCK ......................................................................................... 33
T
ABLE
3: μC/μP S
ELECTION
T
ABLE
................................................................................................................................................ 33
1.1 CHANNEL SELECTION WITHIN THE FRAMER.............................................................................................. 34
T
ABLE
4: C
HANNEL
S
ELECTION
...................................................................................................................................................... 34
F
IGURE
3. S
IMPLIFIED
B
LOCK
D
IAGRAM
OF
THE
M
ICROPROCESSOR
I
NTERFACE
B
LOCK
.................................................................... 35
1.2 THE MICROPROCESSOR INTERFACE BLOCK SIGNAL .............................................................................. 35
T
ABLE
5: XRT84L38 M
ICROPROCESSOR
I
NTERFACE
S
IGNALS
THAT
EXHIBIT
CONSTANT
ROLES
IN
BOTH
THE
I
NTEL
AND
M
OTOROLA
M
ODES
35
T
ABLE
6: I
NTEL
MODE
: M
ICROPROCESSOR
I
NTERFACE
S
IGNALS
...................................................................................................... 36
T
ABLE
7: M
OTOROLA
M
ODE
: M
ICROPROCESSOR
I
NTERFACE
S
IGNALS
............................................................................................. 36
1.3 INTERFACING THE XRT84L38 TO THE LOCAL μC/μP VIA THE MICROPROCESSOR INTERFACE BLOCK 36
1.3.1 INTERFACING THE FRAMER TO THE MICROPROCESSOR OVER AN 8 BIT WIDE BI-DIRECTIONAL DATA BUS 37
1.3.2 DATA ACCESS MODES............................................................................................................................................... 37
1.3.2.1 P
ROGRAMMED
I/O................................................................................................................................................ 37
1.3.2.2 D
ATA
A
CCESS
USING
P
ROGRAMMED
I/O............................................................................................................... 37
F
IGURE
4. I
NTEL
μP I
NTERFACE
SIGNALS
DURING
P
ROGRAMMED
I/O R
EAD
O
PERATION
................................................................... 38
F
IGURE
5. I
NTEL
μP I
NTERFACE
S
IGNALS
DURING
P
ROGRAMMED
I/O W
RITE
O
PERATION
................................................................. 39
F
IGURE
6. M
OTOROLA
μP I
NTERFACE
SIGNALS
DURING
A
P
ROGRAMMED
I/O R
EAD
O
PERATION
....................................................... 40
F
IGURE
7. M
OTOROLA
μP I
NTERFACE
SIGNAL
DURING
P
ROGRAMMED
I/O W
RITE
O
PERATION
........................................................... 41
1.3.2.3 B
URST
M
ODE
I/O
FOR
D
ATA
A
CCESS
................................................................................................................... 41
F
IGURE
8. I
NTEL
μP I
NTERFACE
S
IGNALS
,
DURING
THE
I
NITIAL
R
EAD
O
PERATION
OF
A
B
URST
C
YCLE
.............................................. 43
F
IGURE
9. I
NTEL
μP I
NTERFACE
S
IGNALS
,
DURING
SUBSEQUENT
R
EAD
O
PERATIONS
OF
A
B
URST
I/O C
YCLE
................................... 44
F
IGURE
10. I
NTEL
μP I
NTERFACE
SIGNALS
,
DURING
THE
I
NITIAL
W
RITE
O
PERATION
OF
A
B
URST
C
YCLE
........................................... 46
F
IGURE
11. μP I
NTERFACE
S
IGNALS
,
DURING
SUBSEQUENT
W
RITE
O
PERATIONS
OF
A
B
URST
I/O C
YCLE
......................................... 47
F
IGURE
12. M
OTOROLA
μP I
NTERFACE
S
IGNALS
DURING
THE
I
NITIAL
R
EAD
O
PERATION
OF
A
B
URST
C
YCLE
.................................... 48
F
IGURE
13. M
OTOROLA
μP I
NTERFACE
S
IGNALS
,
DURING
SUBSEQUENT
R
EAD
O
PERATIONS
OF
A
B
URST
I/O C
YCLE
........................ 49
F
IGURE
14. M
OTOROLA
μP I
NTERFACE
SIGNALS
,
DURING
THE
I
NITIAL
W
RITE
O
PERATION
OF
A
B
URST
C
YCLE
.................................. 51
F
IGURE
15. M
OTOROLA
μP I
NTERFACE
S
IGNALS
DURING
SUBSEQUENT
W
RITE
O
PERATIONS
OF
A
B
URST
I/O C
YCLE
........................ 52
1.4 DMA READ/WRITE OPERATIONS................................................................................................................... 52
DMA-0 Write DMA Interface..................................................................................................................................... 53
F
IGURE
16. DMA M
ODE
FOR
THE
XRT84L38
AND
A
M
ICROPROCESSOR
......................................................................................... 53
1.5 MEMORY AND REGISTER MAP...................................................................................................................... 53
1.5.1 MEMORY MAPPED I/O INDIRECT ADDRESSING...................................................................................................... 53
相關(guān)PDF資料
PDF描述
XRT84L38IB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT84V24 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86L30 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86L30IB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86SH221 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT84L38IB 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 8 Ch T1/E1 Framer RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT84L38-L38PCI 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT84L38-SL38PCI 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT85L61 制造商:EXAR 制造商全稱:EXAR 功能描述:BITS (BUILDING INTEGRATED TIMING SUPPLY) CLOCK EXTRACTOR
XRT85L61_10 制造商:EXAR 制造商全稱:EXAR 功能描述:BITS (Building Integrated Timing Supply) Clock Extractor
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*