
STDM110
3-284
Samsung ASIC
IVTN/IVTND2/IVTND4/IVTND8/IVTND16
Inverting Tri-State Buffer with Enable Low, 1X/2X/4X/8X/16X Drive
Logic Symbol
Cell Data
Switching Characteristics
IVTN
(Typical process, 25
°
C, 1.8V, t
R
/t
F
= 0.27ns, SL: Standard Load)
IVTND2
Input Load (SL)
IVTND2
A
EN
0.5
1.1
0.5
Output Load (SL)
IVTN
A
0.5
IVTND4
A
IVTND8
A
1.0
IVTND16
A
1.0
Gate Count
IVTND4
3.67
IVTN IVTND2 IVTND4 IVTND8 IVTND16
Y
Y
Y
0.9
1.1
2.2
EN
1.1
EN
1.1
EN
2.1
EN
2.1
Y
Y
4.4
8.4
IVTN
3.00
IVTND2
3.33
IVTND8
6.00
IVTND16
8.33
A
Y
EN
Path
Parameter
Delay [ns]
SL = 2
0.151
0.143
0.361
0.378
0.176
0.166
0.312
0.236
0.140
0.266
<
Delay Equations [ns]
Group1*
0.076 + 0.037*SL
0.075 + 0.034*SL
0.320 + 0.020*SL
0.332 + 0.023*SL
0.090 + 0.043*SL
0.094 + 0.036*SL
0.270 + 0.021*SL
0.189 + 0.024*SL
0.140 + 0.000*SL
0.266 + 0.000*SL
Group2*
0.073 + 0.038*SL
0.080 + 0.033*SL
0.329 + 0.018*SL
0.347 + 0.020*SL
0.085 + 0.044*SL
0.094 + 0.036*SL
0.280 + 0.019*SL
0.204 + 0.020*SL
0.140 + 0.000*SL
0.266 + 0.000*SL
Group3*
0.069 + 0.039*SL
0.077 + 0.033*SL
0.333 + 0.018*SL
0.357 + 0.018*SL
0.079 + 0.045*SL
0.090 + 0.037*SL
0.283 + 0.018*SL
0.214 + 0.019*SL
0.140 + 0.000*SL
0.266 + 0.000*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tPLZ
tPHZ
EN to Y
*Group1 : SL < 4, *Group2 : =
Path
Parameter
Delay [ns]
SL = 2
0.108
0.103
0.353
0.360
0.118
0.116
0.303
0.215
0.158
0.302
<
Delay Equations [ns]
Group1*
0.068 + 0.020*SL
0.065 + 0.019*SL
0.327 + 0.013*SL
0.330 + 0.015*SL
0.077 + 0.021*SL
0.077 + 0.019*SL
0.276 + 0.013*SL
0.185 + 0.015*SL
0.158 + 0.000*SL
0.302 + 0.000*SL
Group2*
0.073 + 0.019*SL
0.074 + 0.017*SL
0.339 + 0.010*SL
0.345 + 0.011*SL
0.080 + 0.020*SL
0.086 + 0.017*SL
0.289 + 0.010*SL
0.201 + 0.011*SL
0.158 + 0.000*SL
0.302 + 0.000*SL
Group3*
0.068 + 0.019*SL
0.077 + 0.017*SL
0.352 + 0.009*SL
0.366 + 0.009*SL
0.074 + 0.021*SL
0.088 + 0.017*SL
0.302 + 0.009*SL
0.222 + 0.010*SL
0.158 + 0.000*SL
0.302 + 0.000*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tPLZ
tPHZ
EN to Y
*Group1 : SL < 4, *Group2 : =
Truth Table
A
x
0
1
EN
1
0
0
Y
Hi-Z
1
0