
STDM110
3-282
Samsung ASIC
IVT/IVTD2/IVTD4/IVTD8/IVTD16
Inverting Tri-State Buffer with Enable High, 1X/2X/4X/8X/16X Drive
Logic Symbol
Cell Data
Switching Characteristics
IVT
(Typical process, 25
°
C, 1.8V, t
R
/t
F
= 0.27ns, SL: Standard Load)
IVTD2
Input Load (SL)
IVTD4
A
0.5
Output Load (SL)
IVTD2
IVTD4
Y
1.1
2.2
IVT
IVTD2
A
0.5
IVTD8
A
1.0
IVTD16
A
1.0
Gate Count
IVTD4
3.67
IVT
Y
0.9
IVTD8 IVTD16
Y
4.4
A
E
E
E
E
E
Y
Y
0.5
1.3
1.3
1.3
3.0
3.0
8.5
IVT
3.00
IVTD2
3.33
IVTD8
6.00
IVTD16
8.33
A
Y
E
Path
Parameter
Delay [ns]
SL = 2
0.150
0.144
0.359
0.382
0.177
0.164
0.199
0.316
0.256
0.189
<
Delay Equations [ns]
Group1*
0.075 + 0.037*SL
0.076 + 0.034*SL
0.318 + 0.020*SL
0.336 + 0.023*SL
0.092 + 0.043*SL
0.089 + 0.037*SL
0.158 + 0.021*SL
0.268 + 0.024*SL
0.256 + 0.000*SL
0.189 + 0.000*SL
Group2*
0.071 + 0.038*SL
0.080 + 0.033*SL
0.327 + 0.018*SL
0.351 + 0.020*SL
0.087 + 0.044*SL
0.095 + 0.036*SL
0.167 + 0.018*SL
0.283 + 0.020*SL
0.256 + 0.000*SL
0.189 + 0.000*SL
Group3*
0.068 + 0.039*SL
0.078 + 0.033*SL
0.331 + 0.018*SL
0.361 + 0.018*SL
0.079 + 0.045*SL
0.090 + 0.037*SL
0.171 + 0.018*SL
0.294 + 0.019*SL
0.256 + 0.000*SL
0.189 + 0.000*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tPLZ
tPHZ
E to Y
*Group1 : SL < 4, *Group2 : =
Path
Parameter
Delay [ns]
SL = 2
0.107
0.103
0.352
0.364
0.119
0.116
0.192
0.294
0.272
0.225
<
Delay Equations [ns]
Group1*
0.068 + 0.020*SL
0.065 + 0.019*SL
0.326 + 0.013*SL
0.334 + 0.015*SL
0.079 + 0.020*SL
0.077 + 0.020*SL
0.165 + 0.013*SL
0.263 + 0.015*SL
0.272 + 0.000*SL
0.224 + 0.000*SL
Group2*
0.071 + 0.019*SL
0.074 + 0.017*SL
0.338 + 0.010*SL
0.349 + 0.011*SL
0.080 + 0.020*SL
0.085 + 0.018*SL
0.179 + 0.010*SL
0.280 + 0.011*SL
0.272 + 0.000*SL
0.225 + 0.000*SL
Group3*
0.067 + 0.019*SL
0.078 + 0.017*SL
0.351 + 0.009*SL
0.370 + 0.009*SL
0.074 + 0.021*SL
0.088 + 0.017*SL
0.191 + 0.009*SL
0.301 + 0.010*SL
0.272 + 0.000*SL
0.225 + 0.000*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tPLZ
tPHZ
E to Y
*Group1 : SL < 4, *Group2 : =
Truth Table
A
x
0
1
E
0
1
1
Y
Hi-Z
1
0