參數(shù)資料
型號(hào): S71PL191HB0BFI100
廠(chǎng)商: SPANSION LLC
元件分類(lèi): 存儲(chǔ)器
英文描述: SPECIALTY MEMORY CIRCUIT, PBGA73
封裝: 9 X 13 MM, LEAD FREE, FBGA-73
文件頁(yè)數(shù): 75/172頁(yè)
文件大?。?/td> 4662K
代理商: S71PL191HB0BFI100
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)當(dāng)前第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)
72
64 Mb pSRAM (Supplier 1)
S71PL191_193Hx0_00A1 March 10, 2004
Adva nce
Inform at i o n
Notes:
1. AC measurements are assumed tR, tF = 5 ns.
2. Parameters tOD, tODO, tBD and tODW define the time at which the output goes the open condition and are not output
voltage reference levels.
3. Data cannot be retained at deep power-down stand-by mode.
4. If OE# is high during the write cycle, the outputs will remain at high impedance.
5. During the output state of I/O signals, input signals of reverse polarity must not be applied.
6. If CE1# or LB#/UB# goes LOW coincident with or after WE# goes LOW, the outputs will remain at high impedance.
7. If CE1# or LB#/UB# goes HIGH coincident with or before WE# goes HIGH, the outputs will remain at high
impedance.
tAA
Page Mode Address Access Time
30
ns
tAOH
Page Mode Output Data Hold Time
10
ns
tWC
Write Cycle Time
70
10000
ns
tWP
Write Pulse Width
50
ns
tCW
Chip Enable to End of Write
70
ns
tBW
Data Byte Control to End of Write
60
ns
tAW
Address Valid to End of Write
60
ns
tAS
Address Set-up Time
0
ns
tWR
Write Recovery Time
0
ns
tCEH
Chip Enable High Pulse Width
10
ns
tWEH
Write Enable High Pulse Width
6
ns
tODW
WE# Low to Output High-Z
20
ns
tOEW
WE# High to Output Active
0
ns
tDS
Data Set-up Time
30
ns
tDH
Data Hold Time
0
ns
tCS
CE2 Set-up Time
0
ns
tCH
CE2 Hold Time
300
s
tDPD
CE2 Pulse Width
10
ms
tCHC
CE2 Hold from CE1#
0
ns
tCHP
CE2 Hold from Power On
30
s
Table 14. AC Test Conditions
Parameter
Condition
Output load
30 pF + 1 TTL Gate
Input pulse level
VDD 0.2 V, 0.2 V
Timing measurements
VDD × 0.5
Reference level
VDD× 0.5
tR, tF
5 ns
Table 13. AC Characteristics and Operating Conditions (TA = -25°C to 85°C, VDD = 2.6 to 3.3V) (Continued)
Symbol
Parameter
Min
Max
Unit
相關(guān)PDF資料
PDF描述
S71VS128RC0ZHK203 SPECIALTY MEMORY CIRCUIT, PBGA56
S71VS128RC0ZHK2L2 SPECIALTY MEMORY CIRCUIT, PBGA56
S71WS512ND0BAWEH SPECIALTY MEMORY CIRCUIT, PBGA84
S72NS512PE0AHGL02 SPECIALTY MEMORY CIRCUIT, PBGA133
S7911 PIN PHOTO DIODE
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S71PL254 制造商:SPANSION 制造商全稱(chēng):SPANSION 功能描述:STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM
S71PL254J 制造商:SPANSION 制造商全稱(chēng):SPANSION 功能描述:STACKED MULTI CHIP PRODUCT FLASH MEMORY AND RAM
S71PL254J04BAW0Z0 制造商:SPANSION 制造商全稱(chēng):SPANSION 功能描述:Based MCPs
S71PL254J04BAW0Z2 制造商:SPANSION 制造商全稱(chēng):SPANSION 功能描述:Based MCPs
S71PL254J04BAW0Z3 制造商:SPANSION 制造商全稱(chēng):SPANSION 功能描述:Based MCPs