- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384797 > OR4E6 (Lineage Power) Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) PDF資料下載
參數(shù)資料
| 型號： | OR4E6 |
| 廠商： | Lineage Power |
| 英文描述： | Field-Programmable Gate Arrays(現(xiàn)場可編程門陣列) |
| 中文描述： | 現(xiàn)場可編程門陣列（現(xiàn)場可編程門陣列） |
| 文件頁數(shù)： | 51/132頁 |
| 文件大?。?/td> | 2667K |
| 代理商： | OR4E6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁
Lucent Technologies Inc.
51
Preliminary Data Sheet
August 2000
ORCA Series 4 FPGAs
Embedded System Bus (ESB)
(continued)
Table 29. Status Register Space Assignments
Table 30. Command Register Space Assignments
Byte
0F
0E
OD
Bit
7:0
7:0
7
6
5
4
3
2
1
0
7
6
5
4
3
2
1
0
Read/Write
—
—
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
RO
Description
Reserved
Reserved
Configuration write data acknowledge
Readback data ready
Unassigned (zero)
Unassigned (zero)
FPSC_BIT_ERR
RAM_BIT_ERR
Configuration write data size (1, 2, or 4 bytes)
Use with above for HSIZE[1:0] (byte, half-word, word)
Readback addresses out of range
Error response received by CFG from system bus
Error responses received by CFG from system bus
Unassigned (zero)
Unassigned (zero)
Unassigned (zero)
ERR_FLAG 1
ERR_FLAG 0
0C
Byte
08
Bit
7
6
5
4
3
2
1
0
7
6
5
4
3
2
1
0
7:0
7:0
Description
Bus reset from MPI > drives HRESETn
Bus reset from USER > drives HRESETn
Bus reset from FPSC > drives HRESETn
SYS_DAISY
REPEAT_RDBK (Don't increment readback address.)
MPI_USR_ENABLE
Readback data size (1, 2, or 4 bytes)
Use with above for HSIZE[1:0]
R/W SYS_GSR (GSR Input)
SYS_RD_CFG (similar to FPGA pin RD_CFGN, but active-high)
PRGM from MPI > (similar to FPGA pin, but active-high)
PRGM from USER > (similar to FPGA pin, but active-high)
PRGM from FPSC > (similar to FPGA pin, but active-high)
LOCK from MPI
LOCK from USER
LOCK from FPSC
Reserved
Reserved
09
0A
0B
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ORT4622 | Field-Programmable System Chip (FPSC) Four Channel x 622 Mbits/s Backplane Transceiver(現(xiàn)場可編程系統(tǒng)芯片（四通道x 622 M位/秒背板收發(fā)器）) |
| ORT8850 | Field-Programmable System Chip(現(xiàn)場可編程系統(tǒng)芯片) |
| OS8740230 | Si Optical Receiver, 40 - 870MHz, 225mA max. @ 24VDC |
| OSC-1A0 | Ultra Miniature TCXO |
| OSC-1A1 | Ultra Miniature TCXO |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| OR4E6-1BA352 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E6-1BC432 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E6-1BM680 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E6-2BA352 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| OR4E6-2BC432 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。