- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371051 > MC68HC11KW1 (MOTOROLA INC) High-density complementary metal oxide semiconductor HCMOS) microcontroller unit PDF資料下載
參數(shù)資料
| 型號： | MC68HC11KW1 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | High-density complementary metal oxide semiconductor HCMOS) microcontroller unit |
| 中文描述： | 8-BIT, EEPROM, 4 MHz, MICROCONTROLLER, PQFP100 |
| 封裝： | TQFP-100 |
| 文件頁數(shù)： | 76/238頁 |
| 文件大小： | 798K |
| 代理商： | MC68HC11KW1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁
MOTOROLA
4-32
MC68HC11KW1
OPERATING MODES AND ON-CHIP MEMORY
4
4.4.7
PGAR — Port G assignment register
PGAR selects which pins are used for I/O or memory expansion address lines, defining which
extended address lines are used. The memory expansion address lines are shared with port G
I/O pins. Selecting an address on one of these pins causes a port G pin to be lost. Therefore, to
allow unused lines to serve as general-purpose I/O, select only those address lines that are
needed by the expansion logic. If neither bank uses a particular expansion address bit, the
corresponding pin is available for general-purpose I/O. If an address line is not required, clear the
appropriate bit in PGAR. (A special case exists for the address lines that overlap the CPU address
lines XA[15:13]. If these lines are selected as address lines in PGAR, but are not used in either
window, the corresponding CPU address line is output on the appropriate port G pin.)
Bits [7:6]
— Not implemented; always read zero.
PGAR[5:0] — Port G pin assignment
1 (set)
–
Corresponding port G pin is expansion address line (XA[18:13]).
0 (clear) –
Corresponding port G pin is general-purpose I/O.
4.5
Chip selects
The function of the chip selects is to minimize the amount of external glue logic needed to interface
the MCU to external devices. Such factors as polarity, address block size, and clock stretching can
be controlled using the chip-select registers.
When enabled, a chip select signal is asserted whenever the CPU makes an access to a
designated range of addresses. Bus control signals and chip select signals are synchronous with
the external E clock signal. Refer to the section on expansion bus timing (Section A.5.4) in the
electrical specifications chapter. The length of the external E clock cycle to which the external
device is synchronized can be stretched to accommodate devices that are slower than the MCU.
There are six chip select control registers. Chip select functions are enabled by control bits in the
CSCTL register. When an MCU pin is not used for chip select functions, it can be used for
general-purpose I/O.
The MC68HC11KW1 has four software configured chip selects that are enabled in expanded
modes. The chip select for I/O (CSIO) is used for I/O expansion. The program chip select
(CSPROG) is used with an external memory that contains the reset vectors and program. The two
general-purpose chip selects, CSGP1 and CSGP2, are used to enable external devices. These
external devices can be in the 64K byte memory space or in the expanded memory space.
Address
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
State
on reset
Port G assignment (PGAR)
$002D
0
0
PGAR5 PAGR4 PGAR3PGAR2PGAR1PGAR0 0000 0000
TPG
74
相關PDF資料 |
PDF描述 |
|---|---|
| MC68HC11L6CFN | HCMOS MICROCONTROLLER UNIT |
| MC68HC11L6FS | HCMOS MICROCONTROLLER UNIT |
| MC68HC11L6FU | HCMOS MICROCONTROLLER UNIT |
| MC68HC11L6L | HCMOS MICROCONTROLLER UNIT |
| MC68HC11L6MFB | HCMOS MICROCONTROLLER UNIT |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC11L0 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:CONFIG Register Programming for EEPROM-based M68HC11 Microcontrollers |
| MC68HC11L0CFN2 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
| MC68HC11L0CFN3 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
| MC68HC11L0CFU2 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
| MC68HC11L0CFU3 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
發(fā)布緊急采購，3分鐘左右您將得到回復。