- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369715 > L80600 L80600 10/100/1000 Mbits/s Ethernet PHY technical manual 3/01 PDF資料下載
參數(shù)資料
| 型號： | L80600 |
| 英文描述： | L80600 10/100/1000 Mbits/s Ethernet PHY technical manual 3/01 |
| 中文描述： | L80600 10/100/1000 Mbits /秒以太網(wǎng)PHY技術手冊3月1日 |
| 文件頁數(shù)： | 55/192頁 |
| 文件大?。?/td> | 1344K |
| 代理商： | L80600 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁當前第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
MAC Interface
3-5
GTX_CLK
GMII Transmit Clock
This continuous clock signal is sourced from the upper
level MAC to the PHY. The nominal frequency is
125 MHz, which is derived in the MAC from its 125 MHz
reference clock. In most applications, it is the same
referenced clock the PHY uses.
I 147
TX_ER
Transmit Error
Active HIGH input during 100 Mbit/s nibble mode and
1000 Mbit/s GMII mode and forces the PHY to transmit
invalid symbols. The TX_ER signal must be synchronous
to the Transmit Clocks (TX_CLK and GTX_CLK).
I 133
In 4B nibble mode, assertion of Transmit Error by the
controller causes the PHY to issue invalid symbols
followed by HALT (H) symbols until TX_ER is deasserted.
In 1000 Mbit/s GMII mode, assertion causes the PHY to
emit one or more code-groups that are not valid data or
delimiter set in the transmitted frame.
RX_CLK
Receive Clock
Provides the recovered following receive clocks for
different modes of operation:
O 126
25 MHz nibble clock in 100 Mbit/s nibble mode.
125 MHz byte clock in 1000 Mbit/s GMII mode.
RXD[7:0]
Receive Data
These signals carry 4-bit data nibbles (RXD[3:0]) during
100 Mbit/s MII mode and 8-bit data bytes (RXD[7:0]) in
1000 Mbit/s GMII mode. They are synchronous to the
Receive Clock (RX_CLK). Receive data is driven by the
PHY to the controller, and is strobed by Receive Data
Valid (RX_DV), which is also sourced by the PHY.
O [114:115, 118:121, 124:125}
RX_ER
Receive Error
In 100 Mbit/s nibble mode and 1000 Mbit/s GMII mode,
this active-HIGH output indicates that the PHY has
detected a Receive Error. The RX_ER signal must be
synchronous with the Receive Clock (RX_CLK).
O 112
RX_DV
Receive Data Valid
Asserted HIGH to indicate that valid data is present on
the corresponding RXD[3:0] for 100 Mbit/s nibble mode
and RXD[7:0] in 1000 Mbit/s GMII mode.
O 113
相關PDF資料 |
PDF描述 |
|---|---|
| L811-1X1T-03 | 1port.None LEDs.low profile RJ45 10/100Base-TX |
| L82-510 | Logic IC |
| L82-511 | Logic IC |
| L82-512 | Logic IC |
| L82-513 | Logic IC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| L807EF | 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state |
| L807R1 | 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state |
| L807R2 | 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state |
| L807R3 | 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state |
| L807R4 | 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state |
發(fā)布緊急采購，3分鐘左右您將得到回復。