參數(shù)資料
型號(hào): L80600
英文描述: L80600 10/100/1000 Mbits/s Ethernet PHY technical manual 3/01
中文描述: L80600 10/100/1000 Mbits /秒以太網(wǎng)PHY技術(shù)手冊(cè)3月1日
文件頁數(shù): 28/192頁
文件大?。?/td> 1344K
代理商: L80600
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
2-14
Functional Description
The Reconciliation sublayer maps the signal set provided at the GMII to
the PLS service primitives provided to the MAC.
2.4 ADC/DAC/Timing Subsystem
The 1000BASE-T receive section consists of four channels, each
receiving IEEE 802.3ab compliant PAM-5 coded data including Partial
Response (PR) shaping at 125 MBaud over a maximum of a 100 m of
CAT-5 cable. The four pairs of receive input pins are AC coupled through
the magnetics to the CAT-5 cable. Each receive pin pair is differentially
terminated with an external 100
resistor to match the cable
impedance. Each receive channel consists of a high-precision Analog to
Digital data converter (ADC) that quantizes the incoming data into a
digital word at the rate of 125 Mbits/s. The ADC is sampled with a clock
of 125 MHz recovered from the incoming data stream.
The 1000BASE-T transmit section consists of four channels, each
transmitting IEEE 802.3ab compliant 17-level PAM-5 data at
125 Msymbols/s. The four pairs of transmit output pins are AC coupled
through the magnetics to the CAT-5 cable. Each transmit pin pair is
differentially terminated with an external 100
resistor to match the
cable impedance. Each transmit channel consists of a Digital to Analog
Converter (DAC) and line driver capable of producing 17 discrete levels
corresponding to the PR shaping of a PAM-5 coded data stream. Each
DAC is clocked with a 125-MHz clock, which is the X1/Ref clock in the
Master mode of operation, and the recovered receive clock in the Slave
mode of operation.
The L80600 incorporates a sophisticated Clock Generation Module
(CGM) that supports 10/100/1000 modes of operation with an external
125 MHz clock reference (
±
50 ppm). The Clock Generation module
internally generates multiple phases of clocks at various frequencies to
support high-precision and low-jitter Clock Recovery Modules (CRM) for
robust data recovery, and to support accurate low jitter transmission of
data symbols in the Master and Slave mode of operation.
相關(guān)PDF資料
PDF描述
L811-1X1T-03 1port.None LEDs.low profile RJ45 10/100Base-TX
L82-510 Logic IC
L82-511 Logic IC
L82-512 Logic IC
L82-513 Logic IC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
L807EF 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state
L807R1 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state
L807R2 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state
L807R3 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state
L807R4 制造商:LAUREL ELECTRONICS 功能描述:LT Series transmitter with isolated analog and serial outputs, dual solid state