- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369714 > L64777 L64777 DVB QAM Modulator technical manual 6/00 PDF資料下載
參數(shù)資料
| 型號(hào)： | L64777 |
| 英文描述： | L64777 DVB QAM Modulator technical manual 6/00 |
| 中文描述： | L64777的DVB QAM調(diào)制器技術(shù)手冊(cè)6 / 00 |
| 文件頁數(shù)： | 66/124頁 |
| 文件大?。?/td> | 988K |
| 代理商： | L64777 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當(dāng)前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁
4-4
Register Descriptions
4.1.1 Register 0
FCOEFF
Filter Coefficient Shift
Writing to this location shifts the 196-byte filter coefficient
shift register forward by one and puts this entry at the end
of the queue. Reading this location shows the last entry
of the coefficient shift register without shifting it. The reset
values for the bit fields in this register are 0.
R/W [7:0]
4.1.2 Register 1
SERIN
Serial/Parallel Input Setting
When this bit is 1, the L64777 uses DIN[0] as serial input
and considers ICLK as a bit clock. When this bit is 0, the
L64777 uses DIN[7:0] as parallel input and ICLK as a
byte clock. The reset value is 0.
R/W 7
NEWSYNC
NEWSYNC Insertion
When this bit is 1, the L64777 inserts a new sync word
(NEWSYNC, see Section 2.6.1) into the data stream.
When this bit is 0, the L64777 leaves the data stream
unchanged. The reset value is 1.
R/W 6
EXTSYNC
Synchronization Setting
When this bit is 1, the L64777 synchronizes positive
pulses on the FSTARTIN pin. When this bit is 0, the
L64777 synchronizes on SYNC_BYTE in the input
stream. The reset value is 0.
R/W 5
PLLSET
PLL Divider Setting
When this bit is 1, the L64777 forces a load of PLL
dividers. When this bit is 0, the L64777 runs the PLL
dividers normally. The reset value is 0.
R/W 4
FREQ_PHASEFrequency/Phase Compare
When this bit is 1, the L64777 uses frequency compare
for external VCO control. When this bit is 0, the L64777
uses phase compare. The reset value is 1.
R/W 3
7
0
FCOEFF
7
6
5
4
3
2
0
SERIN
NEWSYNC
EXTSYNC
PLLSET
FREQ_PHASE
MSIZE
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L64777 | Digital Video Broadcasting(DVB)-Compliant,quadrature amplitude modulation (QAM)Modulator(數(shù)字視頻廣播系統(tǒng)適配的積分調(diào)幅調(diào)制器) |
| L64825 | Non-VGA Video Controller |
| L64845 | 64-Bit Graphics (GUI) Accelerator |
| L64850GC-25 | DRAM Controller |
| L64850GC-33 | DRAM Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L64780 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:L64780 DVB-T COFDM Demodulator technical manual 2/00 |
| L64781 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip COFDM Receiver |
| L64782 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:L64782 Single-Chip COFDM Receiver |
| L6480 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:The L6480, realized in analog mixed signal technology, is an advanced fully integrated solution suitable for driving two-phase bipolar stepper motors with microstepping. |
| L64801GC-20 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。