參數(shù)資料
型號: AMD-645
廠商: ADVANCED MICRO DEVICES INC
元件分類: 外設(shè)及接口
英文描述: Peripheral Bus Controller(外圍總線控制器)
中文描述: MULTIFUNCTION PERIPHERAL, PQFP208
封裝: PLASTIC, QFP-208
文件頁數(shù): 9/242頁
文件大?。?/td> 2929K
代理商: AMD-645
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁
List of Figures
ix
21095B/0—June 1997
AMD-645 Peripheral Bus Controller Data Sheet
Preliminary Information
List of Figures
Figure 1-1.
Figure 2-1.
Figure 5-1.
Figure 5-2.
Figure 5-3.
Figure 5-4.
Figure 5-5.
Figure 5-6.
Figure 5-7.
Figure 5-8.
Figure 5-9.
Figure 5-10. ROM Cycle 32-Bit to 8-Bit Conversion . . . . . . . . . . . . . . . . 5-13
Figure 5-11. Configuration Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . 5-15
Figure 5-12. Configuration Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . 5-15
Figure 5-13. Subtractive Decode Timing . . . . . . . . . . . . . . . . . . . . . . . . . 5-17
Figure 5-14. DMA Transfer Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-20
Figure 5-15. ISA Bus Master Arbitration Timing . . . . . . . . . . . . . . . . . . 5-21
Figure 5-16. ISA Bus Master-to-PCI Memory (Memory Read) . . . . . . . . 5-22
Figure 5-17. ISA Bus Master-to-PCI Memory (Memory Write). . . . . . . . 5-22
Figure 5-18. Type F DMA Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-37
Figure 5-19. DMA Ready Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-38
Figure 5-20. Ultra DMA-33 IDE Read Burst. . . . . . . . . . . . . . . . . . . . . . . 5-41
Figure 5-21. Pausing a DMA Burst . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-42
Figure 5-22. Drive Terminating a DMA Read Burst . . . . . . . . . . . . . . . . 5-42
Figure 5-23. Host Terminating DMA Burst During Read Command. . . 5-43
Figure 5-24. Ultra DMA-33 IDE Write Burst . . . . . . . . . . . . . . . . . . . . . . 5-44
Figure 5-25. Drive Terminating DMA Burst During Write Command. . 5-45
Figure 5-26. Host Terminating DMA Burst During Write Command . . 5-45
Figure 5-27. PIO Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-57
Figure 5-28. IDE Multiword DMA Cycle . . . . . . . . . . . . . . . . . . . . . . . . . 5-58
Figure 7-1.
Strap Option Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-27
Figure 9-1.
PCLK Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
Figure 9-2.
Setup, Hold, and Valid Delay Timing Diagram . . . . . . . . . . 9-6
Figure 9-3.
ISA Master Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . 9-9
Figure 9-4.
ISA 8-Bit Slave Interface Timing. . . . . . . . . . . . . . . . . . . . . 9-11
Figure 9-5.
ISA 16-Bit Slave Interface Timing. . . . . . . . . . . . . . . . . . . . 9-13
Figure 9-6.
ISA Master-to-PCI Access Timing . . . . . . . . . . . . . . . . . . . . 9-15
Figure 9-7.
Other ISA Master Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-17
AMD-640 Chipset System Block Diagram. . . . . . . . . . . . . . . 1-4
AMD-645 Peripheral Bus Controller Block Diagram. . . . . . 2-8
I/O Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4
I/O Cycle 16-Bit to 8-Bit Conversion . . . . . . . . . . . . . . . . . . . 5-5
Non-Posted PCI-to-ISA Access . . . . . . . . . . . . . . . . . . . . . . . . 5-6
Posted PCI-to-Memory Write . . . . . . . . . . . . . . . . . . . . . . . . . 5-7
ISA Bus Memory Access Cycle. . . . . . . . . . . . . . . . . . . . . . . . 5-8
ISA Bus Memory Cycle: 16-Bit to 8-Bit Conversion . . . . . . . 5-9
Memory Cycle 32-Bit to 8-Bit Conversion . . . . . . . . . . . . . . 5-10
Memory Cycle 32-Bit to 16-Bit Conversion . . . . . . . . . . . . . 5-11
ROM Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12
相關(guān)PDF資料
PDF描述
AMD-751 System Bus, System Memory Controller, AGP Controller, and PCI Bus Controller(系統(tǒng)總線、系統(tǒng)存儲器控制器、AGP控制器和PCI總線控制器)
AMD-756 Peripheral Bus Controller(外圍總線控制器)
AMD ATHLON 32-Bit Microprocessor with 3D Multimedia Performance and Digital Video(32位微處理器帶3D多媒體性能和數(shù)字視頻)
AMD-K5 32-Bit Superior Price/Performance Value Microprocessor(32位高性/價比微處理器)
AMD-K6-2 32 Bit Microprocessor With 64-Kbyte Level-one Cache High-Performance and Multimedia Execution Unit(帶64K字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AMD650-N10D-T 制造商:SMC Corporation of America 功能描述:Micro Mist Separator, 6000 L/min(ANR), 1-in NPT Port, N.O. Auto Drain, 99.9% Effic.
AMD-750 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-750? Chipset Overview
AMD-751 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-751 - AMD-751 System Controller Revision Guide
AMD-751AC 制造商:Advanced Micro Devices 功能描述:SYSTEM CONTROLLER, 492 Pin, BGA
AMD-756 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-756? Peripheral Bus Controller Revision Guide