
List of Tables
xi
21095B/0—June 1997
AMD-645 Peripheral Bus Controller Data Sheet
Preliminary Information
List of Tables
Table 3-1.
Table 4-1.
Table 5-1.
Table 5-2.
Table 5-3.
Table 5-4.
Table 5-5.
Table 5-6.
Table 5-7.
Table 5-8.
Table 5-9.
Table 5-10. DMA Addressing for ISA Bus Accesses (DMA/PCI AD Bus) 5-35
Table 5-11. Type F DMA Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-36
Table 5-12. Ultra DMA Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . 5-39
Table 5-13. Programming Model for Single Slave DMA Channel. . . . . . 5-46
Table 5-14. DMA Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-50
Table 5-15. IDE Register Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-52
Table 5-16. PCI Cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-53
Table 5-17. SCI/SMI/Resume Control for PM Events . . . . . . . . . . . . . . . . 5-63
Table 5-18. Suspend Resume Events and Conditions. . . . . . . . . . . . . . . . 5-63
Table 5-19. PRI_ACT_STS and PRI_ACT_EN Register Bits . . . . . . . . . . 5-65
Table 6-1.
Master DMA Controller Registers . . . . . . . . . . . . . . . . . . . . . . 6-1
Table 6-2.
Master Interrupt Controller Registers. . . . . . . . . . . . . . . . . . . 6-2
Table 6-3.
Timer/Counter Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2
Table 6-4.
Keyboard Controller Registers. . . . . . . . . . . . . . . . . . . . . . . . . 6-2
Table 6-5.
CMOS/RTC/NNI Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-2
Table 6-6.
DMA Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3
Table 6-7.
System Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3
Table 6-8.
Slave Interrupt Controller Registers . . . . . . . . . . . . . . . . . . . . 6-3
Table 6-9.
Slave DMA Controller Registers . . . . . . . . . . . . . . . . . . . . . . . 6-4
Table 6-10. Configuration Space PCI-to-ISA Header Registers . . . . . . . . 6-5
Table 6-11. ISA Bus Control Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-6
Table 6-12. Plug-n-Play Control Registers. . . . . . . . . . . . . . . . . . . . . . . . . . 6-7
Table 6-13. Distributed DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-7
Table 6-14. Configuration Space IDE Header Registers . . . . . . . . . . . . . . 6-8
Table 6-15. Configuration Space IDE Registers . . . . . . . . . . . . . . . . . . . . . 6-9
Table 6-16. IDE Controller I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . 6-10
Table 6-17. Configuration Space USB Header Registers. . . . . . . . . . . . . 6-10
Table 6-18. Configuration Space USB Registers. . . . . . . . . . . . . . . . . . . . 6-11
Table 6-19. USB Controller I/O Registers . . . . . . . . . . . . . . . . . . . . . . . . . 6-11
Table 6-20. Configuration Space Power Management Header Registers 6-12
Table 6-21. Configuration Space Power Management Registers . . . . . . 6-13
Table 6-22. Basic Power Management Control/Status Registers. . . . . . . 6-13
Valid Combinations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1
Connecting PIRQ Lines to PCI INT Lines . . . . . . . . . . . . . . . . 4-3
PCI Bus Command Encoding and Types . . . . . . . . . . . . . . . . . 5-2
ISA Byte and Word Accesses. . . . . . . . . . . . . . . . . . . . . . . . . . 5-14
I/O Fixed Address Mapping. . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
Memory Address Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-25
ROM Decode Control Register . . . . . . . . . . . . . . . . . . . . . . . . 5-27
ISA Bus Clock Select Bit Programming . . . . . . . . . . . . . . . . . 5-28
Ports 00h–0Fh Master DMA Controller . . . . . . . . . . . . . . . . . 5-30
Ports 80h–8Fh DMA Page Register Access . . . . . . . . . . . . . . 5-32
DMA Addressing for ISA Bus Accesses (DMA/Slot Bus) . . . 5-34