- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1895 > AD9995KCPZ (Analog Devices Inc)IC CCD SIGNAL PROCESSOR 56-LFCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9995KCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 46/60頁 |
| 文件大小： | 0K |
| 描述： | IC CCD SIGNAL PROCESSOR 56-LFCSP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | CCD 信號(hào)處理器，12 位 |
| 輸入類型： | 邏輯 |
| 輸出類型： | 邏輯 |
| 接口： | 3 線串口 |
| 電流 - 電源： | 30mA |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 56-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 56-LFCSP-VQ（8x8） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當(dāng)前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
AD9995
–50–
Table XXXVIII.V-Sequence 1 (VSEQ1) Register Map
Data Bit Default
Address Content Value
Register Name
Description
88
[1:0]
0
HBLKMASK_1
Masking Polarity during HBLK. H1 [0]. H3 [1].
[2]
0
CLPOBPOL_1
CLPOBPOL
CLPOB Start Polarity
[3]
0
PBLKPOL_1
PBLKPOL
PBLK Start Polarity
[7:4]
0
VPATSEL_1
VPATSEL
Selected V-Pattern Group for V-Sequence 1
[9:8]
0
VMASK_1
VMASK
Enable Masking of V-Outputs (Specified by FREEZE/RESUME Registers)
[11:10]
0
HBLKALT_1
Enable HBLK Alternation
[23:12]
0
UNUSED
Unused
89
[11:0]
0
VPATREPO_1
Number of Selected V-Pattern Group Repetitions for Odd Lines
[23:12]
0
VPATREPE_1
Number of Selected V-Pattern Group Repetitions for Even Lines
8A
[11:0]
0
VPATSTART_1
Start Position in the Line for the Selected V-Pattern Group
[23:12]
0
HDLEN_1
HD Line Length (Number of Pixels) for V-Sequence 1
8B
[11:0]
0
PBLKTOG1_1
PBLK Toggle Position 1 for V-Sequence 1
[23:12]
0
PBLKTOG2_1
PBLK Toggle Position 2 for V-Sequence 1
8C
[11:0]
0
HBLKTOG1_1
HBLK Toggle Position 1 for V-Sequence 1
[23:12]
0
HBLKTOG2_1
HBLK Toggle Position 2 for V-Sequence 1
8D
[11:0]
0
HBLKTOG3_1
HBLK Toggle Position 3 for V-Sequence 1
[23:12]
0
HBLKTOG4_1
HBLK Toggle Position 4 for V-Sequence 1
8E
[11:0]
0
HBLKTOG5_1
HBLK Toggle Position 5 for V-Sequence 1
[23:12]
0
HBLKTOG6_1
HBLK Toggle Position 6 for V-Sequence 1
8F
[11:0]
0
CLPOBTOG1_1
CLPOB Toggle Position 1 for V-Sequence 1
[23:12]
0
CLPOBTOG2_1
CLPOB Toggle Position 2 for V-Sequence 1
Table XXXIX.V-Sequence 2 (VSEQ2) Register Map
Data Bit Default
Address Content Value
Register Name
Description
90
[1:0]
0
HBLKMASK_2
Masking Polarity during HBLK. H1 [0]. H3 [1].
[2]
0
CLPOBPOL_2
CLPOBPOL
CLPOB Start Polarity
[3]
0
PBLKPOL_2
PBLKPOL
PBLK Start Polarity
[7:4]
0
VPATSEL_2
VPATSEL
Selected V-Pattern Group for V-Sequence 2
[9:8]
0
VMASK_2
VMASK
Enable Masking of V-Outputs (Specified by FREEZE/RESUME Registers)
[11:10]
0
HBLKALT_2
Enable HBLK Alternation
[23:12]
0
UNUSED
Unused
91
[11:0]
0
VPATREPO_2
Number of Selected V-Pattern Group Repetitions for Odd Lines
[23:12]
0
VPATREPE_2
Number of Selected V-Pattern Group Repetitions for Even Lines
92
[11:0]
0
VPATSTART_2
Start Position in the Line for the Selected V-Pattern Group
[23:12]
0
HDLEN_2
HD Line Length (Number of Pixels) for V-Sequence 2
93
[11:0]
0
PBLKTOG1_2
PBLK Toggle Position 1 for V-Sequence 2
[23:12]
0
PBLKTOG2_2
PBLK Toggle Position 2 for V-Sequence 2
94
[11:0]
0
HBLKTOG1_2
HBLK Toggle Position 1 for V-Sequence 2
[23:12]
0
HBLKTOG2_2
HBLK Toggle Position 2 for V-Sequence 2
95
[11:0]
0
HBLKTOG3_2
HBLK Toggle Position 3 for V-Sequence 2
[23:12]
0
HBLKTOG4_2
HBLK Toggle Position 4 for V-Sequence 2
96
[11:0]
0
HBLKTOG5_2
HBLK Toggle Position 5 for V-Sequence 2
[23:12]
0
HBLKTOG6_2
HBLK Toggle Position 6 for V-Sequence 2
97
[11:0]
0
CLPOBTOG1_2
CLPOB Toggle Position 1 for V-Sequence 2
[23:12]
0
CLPOBTOG2_2
CLPOB Toggle Position 2 for V-Sequence 2
REV. 0
OBSOLETE
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADA4424-6ARUZ | IC FILTR VID6CH SD/ED/HD 38TSSOP |
| ADATE302-02BBCZ | IC DCL ATE 500MHZ DUAL 84CSPBGA |
| ADATE304BBCZ | IC DCL ATE 200MHZ DUAL 84CSPBGA |
| ADATE305BSVZ | IC DCL ATE 250MHZ DUAL 100TQFP |
| ADAU1328BSTZ | IC CODEC 24BIT 2ADC/8DAC 48LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9995KCPZRL | 功能描述:IC CCD SIGNAL PROCESSOR 56-LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測(cè)器接口 系列:- 其它有關(guān)文件:Automotive Product Guide 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:20-TSSOP 包裝:管件 |
| AD9995KCPZRL7 | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| AD9996BBCZ | 制造商:Rochester Electronics LLC 功能描述:14B 40 MSPS AFETG CONVERTER - Bulk |
| AD9996BBCZRL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD-9FT4-B2 | 制造商:Pan Pacific 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。