
Philips Semiconductors
PNX15xx Series
Volume 1 of 1
PNX15XX_SER_3
Koninklijke Philips Electronics N.V. 2006. All rights reserved.
Product data sheet
Rev. 3 — 17 March 2006
-9
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-1
Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2
Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2
Host Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2 Color Expand. . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2 Rotator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3
Source FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3 Pattern FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3 Destination FIFO. . . . . . . . . . . . . . . . . . . . . . . . . 20-3 Write Datapath . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3 Source State . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3 Destination State . . . . . . . . . . . . . . . . . . . . . . . . 20-3 Address Stepper . . . . . . . . . . . . . . . . . . . . . . . . . 20-3 Bit BLT Engine . . . . . . . . . . . . . . . . . . . . . . . . . . 20-4 Vector Engine . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-4 Memory Interface . . . . . . . . . . . . . . . . . . . . . . . . 20-4 Byte Masking . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-4 Patterns. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-6
Transparency . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-6
Block Writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-6
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-6
Mono Expand. . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-9
PatRam . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-12
Register Descriptions . . . . . . . . . . . . . . . . . . 20-13 Register Summary . . . . . . . . . . . . . . . . . . . . . . 20-14 Register Tables . . . . . . . . . . . . . . . . . . . . . . . . . 20-15 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-1
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-3
VLD DMA Macroblock Header Current Write
Address (VLD_MBH_ADR)21-6
VLD DMA Macroblock Header Current Write
Count21-6
VLD DMA Run-Level Current Write Address
(VLD_RL_ADR)21-7
VLD DMA Run-Level Current Write Count . . 21-7 VLD Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-9
VLD Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-10
VLD Output. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-10
Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . 21-13
RL Overflow . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-14
Flush . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-14
15
Register Table . . . . . . . . . . . . . . . . . . . . . . . . . . 21-16
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22-1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-1
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23-4