- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384004 > TLC320AD52C (Texas Instruments, Inc.) Sigma-Delta Analog Interface Circuits With Master-Slave Function(帶主從功能的∑△模擬接口電路,高分辨率信號轉(zhuǎn)換) PDF資料下載
參數(shù)資料
| 型號： | TLC320AD52C |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | Sigma-Delta Analog Interface Circuits With Master-Slave Function(帶主從功能的∑△模擬接口電路,高分辨率信號轉(zhuǎn)換) |
| 中文描述： | sigma - delta模擬接口電路的主從功能（帶主從功能的Σ△模擬接口電路，高分辨率信號轉(zhuǎn)換） |
| 文件頁數(shù)： | 24/59頁 |
| 文件大小： | 306K |
| 代理商： | TLC320AD52C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁
2–10
2.7.2
Frame-sync timing is generated externally by the master FSD and is applied to FS of the slave to control
the ADC and DAC timing.
Frame Sync (FS) Function,Slave Mode
2.7.3
For the master, the FSD (frame-sync delayed) output occurs 1/4 shift-clock period ahead of FS to
compensate for the time delay through the master and slave devices. The timing relationships are as follows:
Frame-Sync Delayed (FSD) Function, Master Mode
When the FSD register (control 3 register) data is 0, then FSD goes low 1/4 SCLK prior to the
rising edge of SCLK when FS goes low (figure 2–10).
When the FSD register data is greater than 17, then FSD goes low on the rising edge of SCLK
that is the FSD register number of SCLKs after the falling edge of FS (figure 2–11).
Register data values from 1 to 17 result in a default register value of zero and should not be used.
SCLK
MP and SP
FSD
(P and S)
FS (P)
FSD (P)
MS and SS
FS
(P and S)
The DIN of master and slave devices share the same DIN bus during first initialization. The DOUT is occupied by Master
device only until the control register 3 of master and slave device is programmed with slave devices number and number
of SCLKs between FS and FSD (m>17).
P&S: Primary and secondary communications P: Primary communication only
Figure 2–10. Master Device FS and FSD Output When FSD Register (D0–D5, Control Register 3)
is 0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TLC320AD55C | Sigma-Delta Analog Interface Circuit(Sigma-Delta 模擬接口) |
| TLC320AD56(中文) | Sigma-Delta Analog Interface Circuit(Sigma-Delta 模擬接口) |
| TLC320AD56C | Sigma-Delta Analog Interface Circuit |
| tlc320ad56c | Sigma-Delta Analog Interface Circuit(Sigma-Delta 模擬接口電路) |
| TLC320AD57(中文) | Sigma-Delta Analog Interface Circuit(Sigma-Delta立體聲音頻ADC) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TLC320AD52CDW | 制造商:TI 制造商全稱:Texas Instruments 功能描述:SIGMA-DELTA ANALOG INTERFACE CIRCUITS WITH MASTER-SLAVE FUNCTION |
| TLC320AD52CPT | 功能描述:IC ANALOG INTERFACE W/MS 48-LQFP RoHS:否 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:PCM 數(shù)據(jù)接口:PCM 音頻接口 分辨率（位）:15 b ADC / DAC 數(shù)量:1 / 1 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):- 動態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):- 電壓 - 電源，模擬:2.7 V ~ 3.3 V 電壓 - 電源，數(shù)字:2.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:80-VFBGA 供應(yīng)商設(shè)備封裝:80-BGA MICROSTAR JUNIOR（5x5） 包裝:帶卷 (TR) 其它名稱:296-21257-2 |
| TLC320AD535 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DUAL CHANNEL VOICE/DATA CODEC |
| TLC320AD535C | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DUAL CHANNEL VOICE/DATA CODEC |
| TLC320AD535C-I | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DUAL CHANNEL VOICE/DATA CODEC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。