- 您現在的位置：買賣IC網 > PDF目錄98074 > SAF-C513A-HN (INFINEON TECHNOLOGIES AG) 8-BIT, EEPROM, 8 MHz, MICROCONTROLLER, PQCC44 PDF資料下載
參數資料
| 型號： | SAF-C513A-HN |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, EEPROM, 8 MHz, MICROCONTROLLER, PQCC44 |
| 封裝： | PLASTIC, LCC-44 |
| 文件頁數： | 108/128頁 |
| 文件大?。?/td> | 1837K |
| 代理商： | SAF-C513A-HN |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁當前第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
On-Chip Peripheral Units
Semiconductor Group
6-47
6.4.7 Data/Clock Timing Relationships
The SSC provides four different clocking schemes for clocking the data in and out of the shift
register. Controlled by two bits in SSCCON, the clock polarity (idle state of the clock, control register
bit CPOL) and the clock/data relationship (phase control, control register bit CPHA), i.e. which clock
edges will be used for sample and shift. The following figures show the various possibilities.
6.4.7.1
Master Mode Operation
Figure 6-6-32 shows the clock/data/control relationship of the SSC in master mode. When CPHA
is set to 1, the MSB of the data that was written into the shift register will be provided on the
transmitter output after the first clock edge, the receiver input will sample with the next clock edge.
The direction (rising or falling) of the respective clock edge is depending on the clock polarity
selected. After the last bit has been shifted out, the data output STO will go to the high output level
(logic 1) and remain there until the next transmission is started. However, when enabling the SSC
after reset, the logic level of STO will be undefined, until the first transmission starts.
When CPHA is 0, the MSB will output immediately after the data was written into the shift register.
The first clock edge of SCLK will be used for sampling the input data, the next to shift out the next
bit. Between transmissons the data output STO will be "1".
Figure 6-32
Master Mode Operation of SSC
相關PDF資料 |
PDF描述 |
|---|---|
| SAF-C515A-LM | 8-BIT, 18 MHz, MICROCONTROLLER, PQFP80 |
| SAF-C515C-8EMCA | 8-BIT, OTPROM, 10 MHz, MICROCONTROLLER, PQFP80 |
| SAF-C517A-4R24M | 8-BIT, MROM, 24 MHz, MICROCONTROLLER, PQFP100 |
| SAF-C868-1RR | 8-BIT, MROM, 40 MHz, MICROCONTROLLER, PDSO38 |
| SAF-C868-1SR | 8-BIT, 40 MHz, MICROCONTROLLER, PDSO38 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| SAF-C513AO | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:8-bit CMOS Microcontroller |
| SAF-C515 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:8-Bit CMOS Microcontroller |
| SAF-C515-1R24M | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:8-Bit CMOS Microcontroller |
| SAF-C515-1RM | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:8-Bit CMOS Microcontroller |
| SAF-C515A-4R | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:8-Bit CMOS Microcontroller |
發(fā)布緊急采購，3分鐘左右您將得到回復。