參數(shù)資料
型號： MT90520
廠商： Zarlink Semiconductor Inc.
英文描述： 8-Port Primary Rate Circuit Emulation AAL1 SAR
中文描述： 8端口基本速率電路仿真AAL1特區(qū)
文件頁數(shù)： 166/180頁
文件大?。?/td> 1736K
代理商： MT90520
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁當前第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
MT90520
Data Sheet
166
Zarlink Semiconductor Inc.
Figure 65 - UTOPIA Level 2 Interface Timing - PHY Mode - Incoming Data (UTOPIA TX Bus)
Drive to High-Z
- UTO_IN_CLK rising to
UTO_IN_ENBATM_CLAVPHY HIGH-Z
t
UTXDZ
1
1
17.5
28.5
ns
ns
C
L
=40 pF; UTO_IN_CLK < 52 MHz
C
L
=80 pF; UTO_IN_CLK < 33 MHz
High-Z to Drive
- UTO_IN_CLK rising and
UTO_IN_ENBATM_CLAVPHY HIGH-Z to
UTO_IN_ENBATM_CLAVPHY change
Table 102 - UTOPIA Level 2 Interface Timing - PHY mode - Incoming Data (UTOPIA TX Bus)
t
UTXZX
1
1
ns
ns
C
L
=40 pF; UTO_IN_CLK < 52 MHz
C
L
=80 pF; UTO_IN_CLK < 33 MHz
Characteristic
Sym.
Min.
Typ.
Max.
Units
Test Conditions
UTO_OUT_CLK Period
t
URX2P
19.23
ns
UTO_OUT_CLK = 52 MHz
UTO_OUT_CLK Pulse Width (HIGH / LOW)
t
URX2H/L
7.7
t
URX2P
/2
ns
Input Setup
Time
-
(UTO_OUT_CLAVATM_ENBPHY asserted
and UTO_OUT_ADDR[4:0] VALID) to
UTO_OUT_CLK rising
t
URXIS
4
ns
Input Hold Time
- UTO_IN_CLK rising to
(UTO_OUT_ADDR[4:0] INVALID and
UTO_OUT_CLAVATM_ENBPHY de-asserted)
t
URXIH
1
ns
Output Delay
- UTO_OUT_CLK rising to
(UTO_OUT_ENBATM_CLAVPHY,
UTO_OUT_SOC asserted and
UTO_OUT_DATA[15:0] VALID)
Table 103 - UTOPIA Level 2 Interface Timing - PHY mode - Outgoing Data (UTOPIA RX Bus)
t
URXD
13.5
20.5
ns
ns
C
L
= 40 pF; UTO_OUT_CLK < 52
MHz
C
L
= 80 pF; UTO_OUT_CLK < 33
MHz
Characteristic
Sym.
Min.
Typ.
Max.
Units
Test Conditions
V
TT
V
TT
V
TT
V
TT
1F
M
M
1F
1F
1F
1F
V
TT
V
TT
H2
H3
P23
P24
P1
X
UTO_IN_CLK
UTO_IN_ENBATM
_CLAVPHY
UTO_IN_CLAVAT
M_ENBPHY
UTO_IN_SOC
H1
X
N
N
N
N
N
Note 1:
M is the address of the MT90520; N is the address of another PHY device, where N is
not
equal to M. An
address of 1Fh (31d) indicates a null PHY port.
t
UTXIS
t
UTXIH
t
UTXIH
t
UTXIS
t
UTXIH
t
UTXIS
t
UTXIH
t
UTXIS
t
UTXDZ
t
UTXD
t
UTXZX
t
UTX2P
t
UTX2H
t
UTX2L
t
UTXH
UTO_IN_DATA[15:0]
See Note 2
UTO_IN_ADDR[4:0]
See Note 1
Note 2:
UTO_IN_DATA is a 16-bit bus; therefore, P24 indicates the last cell payload word to be transmitted.
相關PDF資料
PDF描述
MT90520AG 8-Port Primary Rate Circuit Emulation AAL1 SAR
MT9072 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT9072AB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT9072AV Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT90820 Large Digital Switch
相關代理商/技術參數(shù)
參數(shù)描述
MT90520AG 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays
MT90520AG2 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays
MT90528 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR
MT90528AG 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR
MT90528AG2 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*