- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374310 > KAB02D100M-TLGP (SAMSUNG SEMICONDUCTOR CO. LTD.) Tantalum Conformal-Coated Capacitor; Capacitance: 22uF; Voltage: 10V; Packaging: Tape & Reel PDF資料下載
參數(shù)資料
| 型號(hào)： | KAB02D100M-TLGP |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | Tantalum Conformal-Coated Capacitor; Capacitance: 22uF; Voltage: 10V; Packaging: Tape & Reel |
| 中文描述： | 多芯片封裝存儲(chǔ)器 |
| 文件頁(yè)數(shù)： | 3/72頁(yè) |
| 文件大小： | 1378K |
| 代理商： | KAB02D100M-TLGP |
第1頁(yè)第2頁(yè)當(dāng)前第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)
KAB0xD100M - TxGP
Revision 1.11
August 2003
- 3 -
MCP MEMORY
SEC Only
ORDERING INFORMATION
K A B 0x D 1 0 0 M - T LGP
Samsung MCP Memory
(3Chip MCP)
Device Type
B : Dual Bank NOR + NAND + U
t
RAM
NOR Flash Density, Vcc, & Org.
: 64M, Vcc=3.0V, & Org.=x8/x16
: Bank Size(Boot Block)
01
: 16M/48M(Bottom),
02
: 16M/48M(Top)
03
: 32M/32M(Bottom),
04
: 32M/32M(Top)
SRAM Density (Vcc, Org.)
0
: NONE
DRAM I/F, Density (Vcc, Org.)
0
: NONE
U
t
RAM Density (Vcc, Org.)
1
: 32M (3.0V, x16)
Package
T = 80 TBGA
NAND Flash Density (Vcc, Org.)
D
: 128M (3.0V, x16)
Figure 1. FUNCTIONAL BLOCK DIAGRAM
A0 to A20
CE
R
OE
CLE
WP
CE
F
Vcc
F
Vss
R/B
F
WE
Vcc
R
Vss
RESET
I/O
Interface
&
Bank
Control
X
Dec
Y Dec
Control
Latch &
Dec
X
Y Dec
Erase
Control
VGen.
CBank2
Bank1
Address
Bank2
Address
Bank1 Data-In/Out
Bank2 Data-In/Out
CBank1
BYTE
ALE
X-Buffers
Y-Gating
NAND Flash
ARRAY
Register
2nd half page Register & S/A
(256 + 8)Word x 32768
Y-Gating
1st half page Register & S/A
I/O Buffers & Latches
Y-Buffers
CGenerator
Global Buffers
Output
Driver
Bottom Boot Block
Precharge circuit.
I/O Circuit
Column select
Clk gen.
Row
select
Data
control
Control
logic
U
t
RAM
Main Cell Array
(2Mb x16)
UB
LB
Vcc
U
VccQ
U
Vss
CS
U
ZZ
R/B
R
A-1, A21
RE
Version
M = 1st Generation
Access Time
LGP : NOR(70ns) NAND(50ns), U
t
RAM(85ns)
NGP : NOR(80ns) NAND(50ns), U
t
RAM(85ns)
DQ
0
to DQ
15
DQ
0
to DQ
15
DQ
0
to DQ
15
DQ
0
to DQ
15
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| KAB01D100M-TNGP | CONNECTOR ACCESSORY |
| KAB02D100M-TNGP | CONNECTOR ACCESSORY |
| KAB3403DN | White LED Step-Up Converter |
| KAB3403T | White LED Step-Up Converter |
| KAB3405T | Step Up Type DC/DC Converter for White LED |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| KAB02D100M-TNGP | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:Multi-Chip Package MEMORY |
| KAB03D100M-TLGP | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:Multi-Chip Package MEMORY |
| KAB03D100M-TNGP | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:Multi-Chip Package MEMORY |
| KAB04D100M-TLGP | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:Multi-Chip Package MEMORY |
| KAB04D100M-TNGP | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:Multi-Chip Package MEMORY |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。