- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370260 > FW32305 1394A PCI PHY/Link Open Host Controller Interface PDF資料下載
參數(shù)資料
| 型號： | FW32305 |
| 英文描述： | 1394A PCI PHY/Link Open Host Controller Interface |
| 中文描述： | 1394A端口物理層的PCI /鏈接開放主機控制器接口 |
| 文件頁數(shù)： | 24/152頁 |
| 文件大?。?/td> | 1625K |
| 代理商： | FW32305 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁
24
Agere Systems Inc.
FW323 05
1394A PCI PHY/Link Open Host Controller Interface
Data Sheet, Rev. 2
October 2001
Internal Registers
(continued)
Table 7. PCI Command Register Description
Bit
15:10
9
Field Name
Reserved
FBB_ENB
Type
R
R
Description
Reserved.
Bits 15:10 return 0s when read.
Fast Back-to-Back Enable.
The FW323 does not generate fast back-
to-back transactions; thus, this bit returns 0 when read.
SERR Enable.
When this bit is set, the FW323 SERR driver is enabled.
SERR can be asserted after detecting an address parity error on the PCI
bus.
Address/Data Stepping Control.
The FW323 does not support
address/data stepping; thus, this bit is hardwired to 0.
Parity Error Enable.
When this bit is set, the FW323 is enabled to drive
PERR response to parity errors through the PERR signal.
VGA Palette Snoop Enable.
The FW323 does not feature VGA palette
snooping. This bit returns 0 when read.
Memory Write and Invalidate Enable.
When this bit is set, the FW323
is enabled to generate MWI PCI bus commands. If this bit is reset, then
the FW323 generates memory write commands instead.
Special Cycle Enable.
The FW323 function does not respond to special
cycle transactions. This bit returns 0 when read.
Bus Master Enable.
When this bit is set, the FW323 is enabled to
initiate cycles on the PCI bus.
Memory Response Enable.
Setting this bit enables the FW323 to
respond to memory cycles on the PCI bus. This bit must be set to access
OHCI registers.
I/O Space Enable.
The FW323 does not implement any I/O mapped
functionality; thus, this bit returns 0 when read.
8
SERR_ENB
RW
7
STEP_ENB
R
6
PERR_ENB
RW
5
VGA_ENB
R
4
MWI_ENB
RW
3
SPECIAL
R
2
MASTER_ENB
RW
1
MEMORY_ENB
RW
0
IO_ENB
R
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FW352 | |
| FW501 | TRANSISTOR | MOSFET | N-CHANNEL | 30V V(BR)DSS | 7A I(D) | SO |
| FW801A | Low-Power PHY IEEE 1394A-2000 One-Cable Transceiver/Arbiter Device |
| FW801A-DB | Low-Power PHY IEEE 1394A-2000 One-Cable Transceiver/Arbiter Device |
| FW801 | One-Cable Transceiver/Arbiter Device |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW32306 | 制造商:AGERE 制造商全稱:AGERE 功能描述:PCI PHY/Link Open Host Controller Interface |
| FW323061394 | 制造商:AGERE 制造商全稱:AGERE 功能描述:PCI PHY/Link Open Host Controller Interface |
| FW323061394A | 制造商:AGERE 制造商全稱:AGERE 功能描述:PCI PHY/Link Open Host Controller Interface |
| FW-33-01-G-D-200-065 | 制造商:Samtec Inc 功能描述:CONN BD STACKER HDR 66 POS 1.27MM SLDR ST TH - Bulk |
| FW-33-01-L-D-200-075 | 制造商:Samtec Inc 功能描述:.050'' BOARD SPACERS - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。