- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄381841 > FDC37B787-NS (STANDARD MICROSYSTEMS CORP) Super I/O Controller with ACPI Support, Real Time Clock and Consumer IR PDF資料下載
參數(shù)資料
| 型號： | FDC37B787-NS |
| 廠商： | STANDARD MICROSYSTEMS CORP |
| 元件分類： | 外設及接口 |
| 英文描述： | Super I/O Controller with ACPI Support, Real Time Clock and Consumer IR |
| 中文描述： | MULTIFUNCTION PERIPHERAL, PQFP128 |
| 封裝： | ROHS COMPLIANT, QFP-128 |
| 文件頁數(shù)： | 142/249頁 |
| 文件大?。?/td> | 932K |
| 代理商： | FDC37B787-NS |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁當前第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁
periodic interrupt, but the periodic flag (PF) is still
set at the periodic rate. PIE is not modified by
any internal function, but is cleared to "0" by a
RESET_DRV.
AIE
The alarm interrupt enable bit is a read/write bit,
which when set to a "1" permits the alarm flag (AF)
bit in Register C to assert IRQB. An alarm
interrupt occurs for each second that the three
time Bytes equal the three alarm bytes (including a
"don't care" alarm code of binary 11XXXXXX).
When the AIE bit is a "0", the AF bit does not
initiate an IRQB signal. The RESET_DRV port
clears AIE to
"0". The AIE bit is not affected by any internal
functions.
UIE
The update-ended interrupt enable bit is a
read/write bit which enables the update-end flag
(UF) bit in Register C to assert IRQB. The
RESET_DRV port or the SET bit going high clears
the UIE bit.
REGISTER C (CH) - READ ONLY REGISTER
MSB
b7
b6
IRQF
PF
IRQF
The interrupt request flag is set to a "1" when one
or more of the following are true:
PF = PIE = 1
AF = AIE = 1
UF = UIE = 1
Any time the IRQF bit is a "1", the IRQB signal is
driven low. All flag bits are cleared after Register
C is read or by the RESET_DRV port.
PF
The periodic interrupt flag is a read-only bit which
is set to a "1" when a particular edge is detected
145
RES
Reserved - read as “0”.
DM
The data mode bit indicates whether time and
calendar updates are to use binary or BCD
formats. The DM bit is written by the processor
program and may be read by the program, but
is not modified by any internal functions or by
RESET_DRV. A "1" in DM signifies binary data,
while a "0" in DM specifies BCD data.
24/12
The 24/12 control bit establishes the format of the
hours byte as either the 24 hour mode if set to a
"1", or the 12 hour mode if cleared to a "0". This
is a read/write bit which is not affected by
RESET_DRV or any internal function.
DSE
The daylight savings enable bit is read only and is
always set to a "0" to indicate that the daylight
savings time option is not available.
LSB
b0
0
b5
AF
b4
UF
b3
0
b2
0
b1
0
on the selected tap of the divider chain. The
RS3-RS0 bits establish the periodic rate. PF is set
to a "1" independent of the state of the PIE bit.
PF being a "1" sets the IRQF bit and initiates an
IRQB signal when PIE is also a "1". The PF bit is
cleared by RESET_DRV or by a read of Register
C .
AF
The alarm interrupt flag when set to a "1" indicates
that the current time has matched the alarm time.
A "1" in AF causes a "1" to appear in IRQF and the
IRQB port to go low when the AIE bit is also a "1".
A RESET_DRV or a read of Register C clears the
AF bit.
相關PDF資料 |
PDF描述 |
|---|---|
| FDC37B787QF | Super I/O Controller with ACPI Support, Real Time Clock and Consumer IR |
| FDC37B78X | Enhanced Super I/O Controller with ACPI Support, Real Time Clock and Consumer IR |
| FDC37B80X | PC98/99 Compliant Enhanced Super I/O Controller with Keyboard/Mouse Wake-Up |
| FDC37C665IR | 3/5 Volt Advanced High-Performance Multi-Mode Parallel Port Super I/O Floppy Disk Controller with Infranred Support |
| FDC37C665GT | High-Performance Multi-Mode Parallel Port Super I/O Floppy Disk Controllers |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| FDC37B787QF | 制造商:SMSC 制造商全稱:SMSC 功能描述:Super I/O Controller with ACPI Support, Real Time Clock and Consumer IR |
| FDC37B787QFP | 功能描述:輸入/輸出控制器接口集成電路 Enhanced Super I/O Controller RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray |
| FDC37B78X | 制造商:SMSC 制造商全稱:SMSC 功能描述:Enhanced Super I/O Controller with ACPI Support, Real Time Clock and Consumer IR |
| FDC37B78X_07 | 制造商:SMSC 制造商全稱:SMSC 功能描述:Super I/O Controller with ACPI Support, Real Time Clock and Consumer IR |
| FDC37B802 | 制造商:Rochester Electronics LLC 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。