- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384280 > EDE5104AJSE (Elpida Memory, Inc.) EDE5104AJSE PDF資料下載
參數(shù)資料
| 型號： | EDE5104AJSE |
| 廠商： | Elpida Memory, Inc. |
| 英文描述： | EDE5104AJSE |
| 中文描述： | EDE5104AJSE |
| 文件頁數(shù)： | 56/77頁 |
| 文件大小： | 604K |
| 代理商： | EDE5104AJSE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁當(dāng)前第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁
EDE5104AJSE, EDE5108AJSE, EDE5116AJSE
Data Sheet E1043E40 (Ver. 4.0)
56
Write Data Mask
One write data mask (DM) pin for each 8 data bits (DQ) will be supported on DDR2 SDRAMs, Consistent with the
implementation on DDR-I SDRAMs. It has identical timings on write operations as the data bits, and though used in
a uni-directional manner, is internally loaded identically to data bits to insure matched system timing. DM is not used
during read cycles.
DQ
DQS
/DQS
T1
T2
T3
T4
T5
Tn
DM
Write mask latency = 0
Data Mask Timing
in
in
in
in
in
in
in
in
in
/CK
CK
DQS, /DQS
DQ
DM
DQS, /DQS
DQ
DM
Command
[tDQSS(min.)]
tWR
tDQSS
WL
tDQSS
WL
[tDQSS(max.)]
WRIT
NOP
in0
in2 in3
in0
in2 in3
Data Mask Function, WL = 3, AL = 0 shown
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDE5108AJBG | 512M bits DDR2 SDRAM |
| EDE5108AJBG-6E-E | 512M bits DDR2 SDRAM |
| EDE5108AJBG-8E-E | 512M bits DDR2 SDRAM |
| EDE5116AJBG | 512M bits DDR2 SDRAM |
| EDE5116AJBG-6E-E | 512M bits DDR2 SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDE5104AJSE-6E-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
| EDE5104AJSE-8E-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM |
| EDE5104GASA | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR-II SDRAM |
| EDE5104GASA-4A-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR-II SDRAM |
| EDE5104GASA-5A-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR-II SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。