- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4265 > XC3S1400AN-4FGG484I (Xilinx Inc)IC FPGA SPARTAN-3AN 484FPGA PDF資料下載
參數(shù)資料
| 型號： | XC3S1400AN-4FGG484I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 84/123頁 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN-3AN 484FPGA |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | Spartan®-3AN |
| LAB/CLB數(shù)： | 2816 |
| 邏輯元件/單元數(shù)： | 25344 |
| RAM 位總計(jì)： | 589824 |
| 輸入/輸出數(shù)： | 372 |
| 門數(shù)： | 1400000 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 484-BBGA |
| 供應(yīng)商設(shè)備封裝： | 484-FBGA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁當(dāng)前第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁
Spartan-3AN FPGA Family: DC and Switching Characteristics
DS557 (v4.1) April 1, 2011
Product Specification
63
Master Serial and Slave Serial Mode Timing
Table 54: Slave Mode CCLK Input Low and High Time
Symbol
Description
Min
Max
Units
TSCCL,
TSCCH
CCLK Low and High time
5
ns
X-Ref Target - Figure 14
Figure 14: Waveforms for Master Serial and Slave Serial Configuration
Table 55: Timing for the Master Serial and Slave Serial Configuration Modes
Symbol
Description
Slave/
Master
All Speed Grades
Units
Min
Max
Clock-to-Output Times
TCCO
The time from the falling transition on the CCLK pin to data appearing at the
DOUT pin
Both
1.5
10
ns
Setup Times
TDCC
The time from the setup of data at the DIN pin to the rising transition at the
CCLK pin
Both
7
–ns
Hold Times
TCCD
The time from the rising transition at the CCLK pin to the point when data is
last held at the DIN pin
Master
0
–
ns
Slave
1.0
Clock Timing
TCCH
High pulse width at the CCLK input pin
Master
See Table 53
Slave
See Table 54
TCCL
Low pulse width at the CCLK input pin
Master
See Table 53
Slave
See Table 54
FCCSER
Frequency of the clock signal at the
CCLK input pin(2)
No bitstream compression
Slave
0
100
MHz
With bitstream compression
0
100
MHz
Notes:
1.
The numbers in this table are based on the operating conditions set forth in Table 10.
2.
For serial configuration with a daisy-chain of multiple FPGAs, the maximum limit is 25 MHz.
DS312-3_05_103105
Bit 0
Bit 1
Bit n
Bit n+1
Bit n-64
Bit n-63
1/F
CCSER
T
SCCL
T
DCC
T
CCD
T
SCCH
T
CCO
PROG_B
(Input)
DIN
(Input)
DOUT
(Output)
(Open-Drain)
INIT_B
(Input/Output)
CCLK
T
MCCL
T
MCCH
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 7-745129-4 | CONN FERRULE CRIMP DB 3,5 |
| 5748271-1 | CONN SCREW LOCKS FMALE KIT 4-40 |
| 7-745129-9 | CONN FERRULE CRIMP DB9,15,50 |
| 1-750877-9 | CONN TERM COVER 100POS .050 |
| ABB100DHLD | CONN EDGECARD 200PS .050 DIP SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC3S1400AN-4FGG676C | 功能描述:IC SPARTAN-3AN FPGA 1400K 676FBG RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-3AN 標(biāo)準(zhǔn)包裝:60 系列:XP LAB/CLB數(shù):- 邏輯元件/單元數(shù):10000 RAM 位總計(jì):221184 輸入/輸出數(shù):244 門數(shù):- 電源電壓:1.71 V ~ 3.465 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:388-BBGA 供應(yīng)商設(shè)備封裝:388-FPBGA（23x23） 其它名稱:220-1241 |
| XC3S1400AN-4FGG676CES | 制造商:Xilinx 功能描述: |
| XC3S1400AN-4FGG676I | 功能描述:IC FPGA SPARTAN-AN 1400K 676FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-3AN 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27） |
| XC3S1400AN-5FG484C | 制造商:Xilinx 功能描述:SPARTAN3AN - Trays 制造商:Xilinx 功能描述:IC FPGA 372 I/O 484FBGA |
| XC3S1400AN-5FG676C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3AN FAMILY 1.4M GATES 25344 CELLS 770MHZ 90NM T - Trays 制造商:Xilinx 功能描述:IC FPGA 502 I/O 676FBGA 制造商:Xilinx 功能描述:IC SPARTAN-3AN FPGA 1400K 676BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。