- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368631 > TDAT042G51A-3BLL1 TDAT SONET/SDH 155/622/2488 Mbits/s Data Interfaces PDF資料下載
參數(shù)資料
| 型號： | TDAT042G51A-3BLL1 |
| 英文描述： | TDAT SONET/SDH 155/622/2488 Mbits/s Data Interfaces |
| 中文描述： | TDAT的SONET / SDH 155/622/2488 Mbits /秒數(shù)據(jù)接口 |
| 文件頁數(shù)： | 121/310頁 |
| 文件大小： | 4628K |
| 代理商： | TDAT042G51A-3BLL1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁當(dāng)前第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁
Agere Systems Inc.
93
Data Sheet
May 2001
155/622/2488 Mbits/s Data Interface
TDAT042G5 SONET/SDH
Functional Description
(continued)
UTOPIA (UT) Interface Block
(continued)
UT Transmit Input Path (Egress)
In the transmit direction, data arrives from the various UTOPIA interfaces, and is stored in a 256-byte FIFO, one
per channel. After sufficient data has been stored into the FIFO, it is made available to be sent to the DE.
Like the UTOPIA Rx interface, the UTOPIA Tx interface is designed to accommodate ATM cells as well as packet
traffic. While the traditional UTOPIA interface only transfers ATM cells, this interface has been enhanced to carry
packet traffic. The interfaces supported include the following: UTOPIA Level 2 (U2), enhanced UTOPIA Level 2
(U2+), UTOPIA Level 3 (U3) in 4 x 8-bit mode or 32-bit mode, and enhanced UTOPIA Level 3 (U3+) in 4 x 8-bit
mode or 32-bit mode.
The UTOPIA Tx side can indicate to the ATM side to suspend the transfer, by deasserting TxPA, when necessary.
When the amount of data in the FIFO exceeds its programmable high watermark, it deasserts TxPA. This signal
causes the deassertion of TxPA on the next clock. At this point, the ATM side knows that the UTOPIA Tx block can
only accept a limited number of words, after which it will overflow. In this case, the ATM device must not exceed
writing this limited number of words before suspending the transfer. Transfer is resumed once again when the
FIFO falls below the high watermark. When transferring ATM cells, TxPA must be deasserted four clocks before
the end of cell, or else it must be prepared to accept an entire new cell. When transferring ATM cells, deasserting
TxPA does not immediately suspend the transfer of the current cell because the entire cell can be transmitted with-
out interruption.
Transmit Cell/Packet Available (TxPA).
This signal indicates when the TDAT042G5 transmit FIFO can accept
data from the master device. If the FIFO is empty or more than the provisioned space is available in the FIFO,
TxPA[D:A] is set active.
I
One-Cycle Delay Mode.
This mode follows the UTOPIA Level 2 Standard. The TxPA response occurs one cycle
after the address is polled.
I
Two-Cycle Delay Mode.
This mode follows the UTOPIA Level 3 baselined text*. The TxPA response occurs two
cycles after the address is polled.
I
TxPA[D:A] Assertion.
The TxPA[D:A] signal behavior relies on the UTOPIA provisionable watermarks. In
packet mode, TxPA[D:A] goes high when the amount of data in the FIFO is less than the high watermark setting.
In ATM mode, TxPA[D:A] goes high when the FIFO has space to receive a complete ATM cell from the master.
(This requires the high threshold to be set appropriately by the user, i.e., set so that an entire cell can be
received once TxPA[D:A] goes active.)
I
TxPA[D:A] Deassertion.
In packet mode, TxPA[D:A] goes low when the amount of data in the FIFO reaches or
exceeds the high watermark. In ATM mode, TxPA[D:A] goes low when there is not enough space in the FIFO to
receive an entire ATM cell. (This requires the threshold values to be provisioned properly, i.e., set low enough
such that when the high watermark is reached, the transmission of the current cell can be completed without
overflowing the FIFO). In ATM mode, TxPA[D:A] will be deasserted four cycles before the end of the current cell
transfer if the FIFO cannot accept a complete ATM cell on the following transmission.
TxPA[D:A] is updated on the rising edge of TxCLK[D:A].
In 32-bit mode, only the TxPA[A] pin of port A is used to indicate the packet/cell available status.
I
MPHY Support.
When the TxPA signals are used for multi-PHY (MPHY) direct status, the corresponding
TxCLK[B, C, and/or D] must be provided. This clock will be the same as TxCLK[A].
* ATM Forum Technical Committee, UTOPIA Level 3, STR-PHY-UL3-01.00, July 1999.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TE13004D | Silicon NPN High Voltage Switching Transistor |
| TE13005D | Silicon NPN High Voltage Switching Transistor |
| TEA1065 | Versatile telephone transmission circuit with dialler interface |
| TEA1065T | Versatile telephone transmission circuit with dialler interface |
| TEA1066T | Versatile telephone transmission circuit with dialler interface |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TDAT042G53BLL1DB | 制造商:LUC 功能描述:LUCENT IC |
| TDAT042G5-3BLL1-DB | 制造商:LUC 功能描述:LUCENT IC |
| TDAT04622 | 制造商:AGERE 制造商全稱:AGERE 功能描述:TDAT SONET/SDH 155/622/2488 Mbits/s Data Interfaces |
| TDAT12622-BA23 | 制造商:AGERE 制造商全稱:AGERE 功能描述:MARS㈢2G5 P-Pro (TDAT162G52) SONET/SDH 155/622/2488 Mbits/s Data Interface |
| TDAT12622-BA23-DB | 制造商:LSI Corporation 功能描述:SONET/SDH Interface 792-Pin BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。