- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄25640 > S1C621A0F0A0100 MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | S1C621A0F0A0100 |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | MICROCONTROLLER, PQFP80 |
| 封裝： | QFP-80 |
| 文件頁數(shù)： | 148/161頁 |
| 文件大小： | 1037K |
| 代理商： | S1C621A0F0A0100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁當前第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁
I-62
EPSON
S1C621A0 TECHNICAL HARDWARE
CHAPTER 3: PERIPHERAL CIRCUITS (Initial Reset)
Oscillation detection
circuit
With RESET = 1, the oscillation detection circuit receives
fOSC1 and makes a f-V conversion. If the OSC1 frequency is
greater than a certain value, the oscillation output goes to 0
to clear the reset state. The time required for f-V conversion
depends on fOSC1, and is several milliseconds with fOSC1 =
32 kHz. This time gives a delay for clearing the reset state
from the RESET input going to 1.
If fOSC1 stops for some reason, the oscillation detection
circuit triggers a reset operation.
Watchdog timer
The watchdog timer guards the CPU against an unexpected
overrun. It uses the OSC1 clock as the source oscillation
frequency to perform the increment operation. If the watch-
dog timer fails to be reset in 3–4 seconds with fOSC1 = 32
kHz, the CPU will be initialized at initial reset.
To reset the watchdog timer, write 1 in the 0F1H, D3 bit
(WDRST) on the memory space. Writing 0 in the bit causes
no reset.
WDRST (0F1H, D3)
Write 1:
Reset and restart watchdog timer
Write 0:
No operation
Read:
Always 0
A program overrun can be detected by programming the
watchdog timer to be reset in the main routine.
The watchdog timer continues counting even with the
CPU in the halt state. If the CPU stays in the halt state
for 3–4 seconds, the watchdog timer triggers the CPU to
be reset.
The watchdog timer function can be nullified by using the
mask option.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S1C63158D0A010P | 4-BIT, FLASH, 4 MHz, MICROCONTROLLER, UUC53 |
| S1C7XXXF00E199 | 16-BIT, 90 MHz, RISC MICROCONTROLLER, PQFP |
| S2041 | PHOTO TRANSISTOR DETECTOR |
| S3P44R10 | TRIGGER OUTPUT SOLID STATE RELAY, 4000 V ISOLATION-MAX |
| S3S12P128J0VQK | 16-BIT, MROM, 1.05 MHz, MICROCONTROLLER, PQFP80 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1C63004 | 制造商:EPSON 制造商全稱:EPSON 功能描述:CMOS 4-bit Single Chip Microcontroller |
| S1C63008 | 制造商:EPSON 制造商全稱:EPSON 功能描述:CMOS 4-bit Single Chip Microcontroller |
| S1C63016 | 制造商:EPSON 制造商全稱:EPSON 功能描述:CMOS 4-bit Single Chip Microcontroller |
| S1C63158 | 制造商:EPSON 制造商全稱:EPSON 功能描述:4-bit Single Chip Microcomputer |
| S1C63408 | 制造商:EPSON 制造商全稱:EPSON 功能描述:4-bit Single Chip Microcomputer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。