- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384755 > MT48LC4M32B2 (Micron Technology, Inc.) SYNCHRONOUS DRAM PDF資料下載
參數(shù)資料
| 型號： | MT48LC4M32B2 |
| 廠商： | Micron Technology, Inc. |
| 英文描述： | SYNCHRONOUS DRAM |
| 中文描述： | 同步DRAM |
| 文件頁數(shù)： | 16/52頁 |
| 文件大小： | 1281K |
| 代理商： | MT48LC4M32B2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁當前第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
16
128Mb: x32 SDRAM
128MbSDRAMx32_D.p65 – Rev. D; Pub. 6/02
Micron Technology, Inc., reserves the right to change products or specifications without notice.
2002, Micron Technology, Inc.
128Mb: x32
SDRAM
Figure 8
Random READ Accesses
CLK
DQ
T2
T1
T4
T3
T6
T5
T0
COMMAND
ADDRESS
READ
NOP
NOP
BANK,
COL
n
DON’T CARE
D
OUT
n
D
OUT
a
D
OUT
x
D
OUT
m
READ
NOTE:
Each READ command may be to either bank. DQM is LOW.
READ
READ
NOP
BANK,
COL
a
BANK,
COL
x
BANK,
COL
m
CLK
DQ
D
OUT
n
T2
T1
T4
T3
T5
T0
COMMAND
ADDRESS
READ
NOP
BANK,
COL
n
D
OUT
a
D
OUT
x
D
OUT
m
READ
READ
READ
NOP
BANK,
COL
a
BANK,
COL
x
BANK,
COL
m
CLK
DQ
D
OUT
n
T2
T1
T4
T3
T0
COMMAND
ADDRESS
READ
NOP
BANK,
COL
n
D
OUT
a
D
OUT
x
D
OUT
m
READ
READ
READ
BANK,
COL
a
BANK,
COL
x
BANK,
COL
m
CAS Latency = 1
CAS Latency = 2
CAS Latency = 3
相關PDF資料 |
PDF描述 |
|---|---|
| MT48LC4M32LFFC | SYNCHRONOUS DRAM |
| MT48LC64M8A2 | SYNCHRONOUS DRAM |
| MT48LC32M16A2 | SYNCHRONOUS DRAM |
| MT48LC8M16A2FB-75LIT | SYNCHRONOUS DRAM |
| MT48LC8M16A2FB-7E | SYNCHRONOUS DRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT48LC4M32B27 | 制造商:MT 功能描述:NEW |
發(fā)布緊急采購，3分鐘左右您將得到回復。