
2, 4 Meg x 64 SDRAM DIMMs
ZM02.p65 – Rev. 6/98
Micron Technology, Inc., reserves the right to change products or specifications without notice.
1998, Micron Technology, Inc.
1
2, 4 MEG x 64
SDRAM DIMMs
OBSOLETE
PIN
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
SYMBOL
V
SS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
V
DD
DQ14
DQ15
NC
NC
V
SS
NC
NC
V
DD
WE#
DQMB0
DQMB1
S0#
DNU
V
SS
A0
A2
A4
A6
A8
A10
RFU
V
DD
V
DD
CK0
PIN
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
SYMBOL
V
SS
DNU
S2#
DQMB2
DQMB3
DNU
V
DD
NC
NC
NC
NC
V
SS
DQ16
DQ17
DQ18
DQ19
V
DD
DQ20
NC
NC
CKE1*
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
V
DD
DQ28
DQ29
DQ30
DQ31
V
SS
CK2
NC
NC/WP**
SDA
SCL
V
DD
**-10B only
PIN
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
SYMBOL
V
SS
DQ32
DQ33
DQ34
DQ35
V
DD
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
V
DD
DQ46
DQ47
NC
NC
V
SS
NC
NC
V
DD
CAS#
DQMB4
DQMB5
S1#*
RAS#
V
SS
A1
A3
A5
A7
A9
BA0
RFU
V
DD
CK1
RFU
PIN
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
SYMBOL
V
SS
CKE0
S3#*
DQMB6
DQMB7
RFU
V
DD
NC
NC
NC
NC
V
SS
DQ48
DQ49
DQ50
DQ51
V
DD
DQ52
NC
NC
NC
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
V
SS
CK3
NC
SA0
SA1
SA2
V
DD
*32MB version only
PIN ASSIGNMENT (Front View)
SYNCHRONOUS
DRAM MODULE
MT8LSDT264A, MT16LSDT464A
For the latest data sheet revisions, please refer to the Micron
Web site: www.micron.com/mti/msp/html/datasheet.html
FEATURES
PC100-compliant; includes CONCURRENT AUTO
PRECHARGE
JEDEC-standard 168-pin, dual in-line memory module
(DIMM)
Nonbuffered
16MB (2 Meg x 64) and 32MB (4 Meg x 64)
Single +3.3V
±
0.3V power supply
Fully synchronous; all signals registered on positive
edge of system clock
Internal pipelined operation; column address can be
changed every clock cycle
Internal banks for hiding row access/ precharge
Programmable burst lengths: 1, 2, 4, 8 or full page
Auto Precharge and Auto Refresh Modes
Self Refresh Mode
64ms, 4,096-cycle refresh
LVTTL-compatible inputs and outputs
Serial presence-detect (SPD)
OPTIONS
Package
168-pin DIMM (gold)
MARKING
G
Frequency/ CAS Latency
100 MHz/ CL = 3 (8ns SDRAMs)
66 MHz/ CL = 2 (10ns SDRAMs)
-10B
-662
Component Revision Designator
Alpha character
Factory Defined
Printed Circuit Board Revision Designator
Numeric character
Factory Defined
168-Pin DIMM
KEY SDRAM COMPONENT
TIMING PARAMETERS
MODULE
MARKING
-10B
-662
SPEED
GRADE
-8B
-10
CAS
ACCESS
TIME
6ns
9ns
SETUP
TIME
2ns
3ns
HOLD
TIME
1ns
1ns
LATENCY
3
2