
DRAFTDRAFTDRAFTDRAFTDRAFTDRAFTD
Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 22
SCU pin description. . . . . . . . . . . . . . . . . . . . 22
Event router . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Event-router pin description and mapping to
register bit positions. . . . . . . . . . . . . . . . . . . . 23
Peripheral subsystem . . . . . . . . . . . . . . . . . . 23
Peripheral subsystem clock description. . . . . 23
Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 24
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 24
Watchdog timer clock description . . . . . . . . . 24
Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 25
Timer clock description . . . . . . . . . . . . . . . . . 26
UARTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 26
UART pin description. . . . . . . . . . . . . . . . . . . 26
UART clock description . . . . . . . . . . . . . . . . . 27
Serial peripheral interface . . . . . . . . . . . . . . . 27
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Functional description . . . . . . . . . . . . . . . . . . 27
Modes of operation . . . . . . . . . . . . . . . . . . . . 28
SPI pin description. . . . . . . . . . . . . . . . . . . . . 28
SPI clock description . . . . . . . . . . . . . . . . . . . 28
General-purpose I/O . . . . . . . . . . . . . . . . . . . 29
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 29
GPIO pin description . . . . . . . . . . . . . . . . . . . 29
GPIO clock description . . . . . . . . . . . . . . . . . 29
CAN gateway. . . . . . . . . . . . . . . . . . . . . . . . . 30
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Global acceptance filter . . . . . . . . . . . . . . . . . 30
CAN pin description. . . . . . . . . . . . . . . . . . . . 30
LIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
LIN pin description. . . . . . . . . . . . . . . . . . . . . 31
LPC2917_19_1
NXP B.V. 2007. All rights reserved.
Preliminary data sheet
Rev. 1.01 — 15 November 2007
67 of 68
continued >>
NXP Semiconductors
LPC2917/19
ARM9 microcontroller with CAN and LIN
20. Contents
1
1.1
1.2
2
2.1
2.2
2.3
2.4
3
3.1
4
4.1
5
6
6.1
6.2
6.2.1
6.2.2
7
7.1
7.1.1
7.1.2
7.1.3
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
About this document. . . . . . . . . . . . . . . . . . . . . 1
Intended audience . . . . . . . . . . . . . . . . . . . . . . 1
General description. . . . . . . . . . . . . . . . . . . . . . 1
Architectural overview . . . . . . . . . . . . . . . . . . . 1
ARM968E-S processor. . . . . . . . . . . . . . . . . . . 2
On-chip flash memory system . . . . . . . . . . . . . 2
On-chip static RAM. . . . . . . . . . . . . . . . . . . . . . 3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
General. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Ordering information. . . . . . . . . . . . . . . . . . . . . 4
Ordering options. . . . . . . . . . . . . . . . . . . . . . . . 4
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pinning information. . . . . . . . . . . . . . . . . . . . . . 6
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 6
General description . . . . . . . . . . . . . . . . . . . . . 6
LQFP144 pin assignment. . . . . . . . . . . . . . . . . 6
Functional description . . . . . . . . . . . . . . . . . . 10
Reset, debug, test and power description . . . 10
Reset and power-up behavior . . . . . . . . . . . . 10
Reset strategy . . . . . . . . . . . . . . . . . . . . . . . . 10
IEEE 1149.1 interface pins (JTAG boundary-scan
test). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Power supply pins description . . . . . . . . . . . . 11
Clocking strategy . . . . . . . . . . . . . . . . . . . . . . 11
Clock architecture. . . . . . . . . . . . . . . . . . . . . . 11
Base clock and branch clock relationship. . . . 13
Block description. . . . . . . . . . . . . . . . . . . . . . . 14
Flash memory controller. . . . . . . . . . . . . . . . . 14
Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Flash memory controller pin description. . . . . 16
Flash memory controller clock description . . . 16
Flash layout . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Flash bridge wait-states . . . . . . . . . . . . . . . . . 17
External static memory controller . . . . . . . . . . 18
Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
External static-memory controller pin
description . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
External static-memory controller clock
description . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
External memory timing diagrams . . . . . . . . . 19
General subsystem. . . . . . . . . . . . . . . . . . . . . 22
General subsystem clock description. . . . . . . 22
7.1.4
7.2
7.2.1
7.2.2
8
8.1
8.1.1
8.1.2
8.1.3
8.1.4
8.1.5
8.1.6
8.2
8.2.1
8.2.2
8.2.3
8.2.4
8.2.5
8.3
8.3.1
8.3.2
8.3.2.1
8.3.2.2
8.3.2.3
8.3.3
8.3.3.1
8.3.3.2
8.3.3.3
8.3.4
8.3.4.1
8.3.4.2
8.3.4.3
Chip and feature identification . . . . . . . . . . . . 22
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Description. . . . . . . . . . . . . . . . . . . . . . . . . . . 22
CFID pin description . . . . . . . . . . . . . . . . . . . 22
System Control Unit (SCU) . . . . . . . . . . . . . . 22
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
8.4
8.4.1
8.4.2
8.4.2.1
8.4.2.2
8.4.2.3
8.4.2.4
8.4.3
8.4.3.1
8.4.3.2
8.4.3.3
8.4.3.4
8.4.4
8.4.4.1
8.4.4.2
8.4.4.3
8.4.4.4
8.4.5
8.4.5.1
8.4.5.2
8.4.5.3
8.4.5.4
8.4.5.5
8.4.6
8.4.6.1
8.4.6.2
8.4.6.3
8.4.6.4
8.5
8.5.1
8.5.2
8.5.3
8.6
8.6.1
8.6.2