- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9166 > LMK04001BISQE/NOPB (National Semiconductor)IC CLOCK COND 1.5GHZ W/PLL 48LLP PDF資料下載
參數(shù)資料
| 型號： | LMK04001BISQE/NOPB |
| 廠商： | National Semiconductor |
| 文件頁數(shù)： | 37/65頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK COND 1.5GHZ W/PLL 48LLP |
| 標準包裝： | 1 |
| 系列： | PowerWise® |
| 類型： | 時鐘調(diào)節(jié)器 |
| PLL： | 是 |
| 輸入： | LVCMOS |
| 輸出： | LVCMOS，2VPECL，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:7 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 1.57GHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 3.15 V ~ 3.45 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-WFQFN 裸露焊盤 |
| 供應商設備封裝： | 48-LLP（7x7） |
| 包裝： | 標準包裝 |
| 產(chǎn)品目錄頁面： | 1275 (CN2011-ZH PDF) |
| 其它名稱： | LMK04001BISQEDKR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁
SNOSAZ8J – SEPTEMBER 2008 – REVISED SEPTEMBER 2011
Register 15
PLL2_N: PLL2_N Counter
The PLL2_N Counter is 18 bits wide. It divides the output of the VCO Divider and is connected to the PLL2
Phase Detector. Each time the PLL2_N Counter value is updated via the uWire interface, an internal algorithm is
triggered that optimizes the VCO performance.
Table 30. PLL2_N: PLL2_N Counter Values
N [17:0]
VALUE
b17
b16
...
b6
b5
b4
b3
b2
b1
b0
0
...
0
Not Valid
0
1
0
1
0
2
.
...
1
262143
PLL2_CP_GAIN: PLL2 Charge Pump Current and Output Control
The PLL2 charge pump output current level is controlled with the PLL2_CP_GAIN register. The following table
presents the charge pump current control values.
Table 31. PLL2_CP_GAIN: PLL2 Charge Pump Current Selections
PLL2_CP_GAIN [1:0]
CP_TRI
Charge Pump Current (A)
b1
b0
X
1
Hi-Z
0
100
0
1
0
400
1
0
1600
1
0
3200
VCO_DIV: PLL2 VCO Divide Register
A divider is provided on the output of the PLL2 VCO to enable a wide range of output clock frequencies. The
output of this divider is placed on the input path for the clock distribution section, which feeds each of the
individual clock channels. The divider provides integer divide ratios from 2 to 8.
Table 32. VCO_DIV: PLL2 VCO Divider Values
VCO_DIV [3:0]
Divide Value
b3
b2
b1
b0
0
Invalid
0
1
Invalid
0
1
0
2
0
1
3
0
1
0
4
0
1
0
1
5
0
1
0
6
0
1
7
1
0
8
42
Copyright 2008–2011, Texas Instruments Incorporated
相關PDF資料 |
PDF描述 |
|---|---|
| M83723/86G10206 | CONN PLUG 2POS STRAIGHT W/SCKT |
| MS27472E18A53S | CONN RCPT 53POS WALL MT W/SCKT |
| CS3106A-32-73P | CONN PLUG 46POS STRAIGHT W/PINS |
| LMK04000BISQE/NOPB | IC CLOCK COND 1.2GHZ W/PLL 48LLP |
| VE-B4W-MV | CONVERTER MOD DC/DC 5.5V 150W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| LMK04001BISQX | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:Low-Noise Clock Jitter Cleaner with Cascaded PLLs |
| LMK04001BISQX/NOPB | 功能描述:時鐘合成器/抖動清除器 RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| LMK04002BEVAL | 功能描述:時鐘和定時器開發(fā)工具 LMK04002 EVAL BOARD RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| LMK04002BEVAL/NOPB | 功能描述:BOARD EVAL FOR LMK04002B RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:PowerWise® 標準包裝:1 系列:- 主要目的:數(shù)字電位器 嵌入式:- 已用 IC / 零件:AD5258 主要屬性:- 次要屬性:- 已供物品:板 相關產(chǎn)品:AD5258BRMZ1-ND - IC POT DGTL I2C1K 64P 10MSOPAD5258BRMZ10-ND - IC POT DGTL I2C 10K 64P 10MSOPAD5258BRMZ100-ND - IC POT DGTL I2C 100K 64P 10MSOPAD5258BRMZ50-ND - IC POT DGTL I2C 50K 64P 10MSOPAD5258BRMZ1-R7-ND - IC POT DGTL I2C 1K 64P 10MSOPAD5258BRMZ10-R7-ND - IC POT DGTL I2C 10K 64P 10MSOPAD5258BRMZ50-R7-ND - IC POT DGTL I2C 50K 64P 10MSOPAD5258BRMZ100-R7-ND - IC POT DGTL I2C 100K 64P 10MSOP |
| LMK04002BISQ | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:Low-Noise Clock Jitter Cleaner with Cascaded PLLs |
發(fā)布緊急采購，3分鐘左右您將得到回復。