- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2076 > IDT5V9885TPFGI (IDT, Integrated Device Technology Inc)IC CLOCK GEN PLL 500MHZ 32TQFP PDF資料下載
參數(shù)資料
| 型號： | IDT5V9885TPFGI |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 29/39頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GEN PLL 500MHZ 32TQFP |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 類型： | * |
| PLL： | 帶旁路 |
| 輸入： | LVCMOS，LVTTL |
| 輸出： | LVCMOS，LVDS，LVPECL，LVTTL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:6 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 500MHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 32-LQFP |
| 供應(yīng)商設(shè)備封裝： | 32-TQFP（7x7） |
| 包裝： | 管件 |
| 其它名稱： | 800-2579 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁
35
INDUSTRIALTEMPERATURERANGE
IDT5V9885T
3.3V EEPROMPROGRAMMABLECLOCKGENERATOR
0x60
0
00
0x61
0
00
DITH0
X2_0
0x62
0
00
0x63
0
00
0x64
0
00
0x65
0
00
0x66
0
00
0x67
0
00
0x68
0
00
0x69
0
00
DITH1
X2_1
0x6A
0
00
0x6B
0
00
0x6C
0
00
0x6D
0
00
0x6E
0
00
0x6F
0
00
SD0[3:0][0]
SS_OFFSET1[5:0]
SD0[3:0][11]
SD0[3:0][1]
SD0[3:0][10]
SD0[3:0][3]
SD0[3:0][2]
SD0[3:0][5]
SD0[3:0][6]
SD1[3:0][3]
NSSC0[3:0]
TSSC0[3:0]
SD1[3:0][1]
TSSC1[3:0]
NSSC1[3:0]
SD1[3:0][10]
SD1[3:0][9]
SD1[3:0][2]
SD0[3:0][4]
SD1[3:0][7]
SD0[3:0][7]
SD0[3:0][9]
SS_OFFSET0[5:0]
SD1[3:0][0]
SD0[3:0][8]
SD1[3:0][4]
SD1[3:0][5]
SD1[3:0][8]
SD1[3:0][11]
SD1[3:0][6]
SPREAD SPRECTRUM SETTINGS FOR PLL0
SS_OFFSET0=SS Fractional Offset/ First Sample (Unsigned);
TSSC0=# of PFD Cycles Per SS Cycle Step, TSSC="0000" for SSC off (Default);
NSSC0=# of SS Samples to Use from SS Memory (Default is "0");
DITH0=LSB DITHER on Σ, ("1"=dither on, "0"=off (Default));
X2_0=Σ output x2, ("1"=x2, "0"=normal (Default));
SD0=Delta-encoded samples (unsigned); Waveform start with SS_OFFSET0, then SS_OFFSET0+SD0[0], etc. (Default is "0");
SPREAD SPRECTRUM SETTINGS FOR PLL1
SS_OFFSET1=SS Fractional Offset/ First Sample (Unsigned);
TSSC1=# of PFD Cycles Per SS Cycle Step, TSSC="0000" for SSC off (Default);
NSSC1=# of SS Samples to Use from SS Memory (Default is "0");
DITH1=LSB DITHER on Σ, ("1"=dither on, "0"=off (Default));
X2_1=Σ output x2, ("1"=x2, "0"=off (Default));
SD1=Delta-encoded samples (unsigned); Waveform start with SS_OFFSET1, then SS_OFFSET1+SD1[0], etc. (Default is "0");
RAM (PROGRAMMING REGISTER) TABLES
ADDR
7
6
5
4
3
2
1
0
Default
Register
Hex Value
7
6
5
4
3
2
1
0
BIT #
(Default Settings)
DESCRIPTION
0x70
0x71
0x72
0x73
0x74
0x75
0x76
0x77
0x78
0x79
0x7A
0x7B
0x7C
0x7D
0x7E
0x7F
0x80
0x81
CERR
CRC error in EEPROM
CERR = CRC error bit indicator ("1`" = CRC error)
Read-Only
No Registers Exist
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT7202LA15SOI | IC FIFO ASYNCH 1KX9 15NS 28SOIC |
| IDT7208L35P | IC FIFO 64KX9 35NS 28DIP |
| IDT72125L25SOG | IC FIFO 1KX16 PAR-SER 28SOIC |
| IDT72240L10TP | IC FIFO 4KX8 SYNC 10NS 28DIP |
| IDT72245LB10JG | IC FIFO 4096X18 SYNC 10NS 68PLCC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT5V9885TPFGI8 | 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK GEN PLL 500MHZ 32TQFP |
| IDT5V9888NLGI | 功能描述:IC CLK GEN 3.3V EEPROM 28-VFQFPN RoHS:是 類別:集成電路 (IC) >> 時鐘/計(jì)時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:* |
| IDT5V9888NLGI8 | 功能描述:IC CLK GEN 3.3V EEPROM 28-VFQFPN RoHS:是 類別:集成電路 (IC) >> 時鐘/計(jì)時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:* |
| IDT5V9888TNLGI | 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK GEN PLL 500MHZ 28-VFQFP |
| IDT5V9888TNLGI8 | 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK GEN PLL 500MHZ 28VFQFPN |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。