- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360706 > IBM3209K4060 Telecom Switching Circuit PDF資料下載
參數(shù)資料
| 型號： | IBM3209K4060 |
| 英文描述： | Telecom Switching Circuit |
| 中文描述： | 電信開關(guān)電路 |
| 文件頁數(shù)： | 100/131頁 |
| 文件大小： | 1679K |
| 代理商： | IBM3209K4060 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁當(dāng)前第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁
PRS28.4G
IBM Packet Routing Switch
I/O Definitions and Timing
Page 100 of 131
prs28.03.fm
August 31, 2000
Table 22: DBG_DATA Bus Definitions
(Page 1 of 2)
Bit Positions
Description
DBG_DATA Bus Definition for Sequencer Debug Bus [DBG_SELECT(0 to 2) = 001]
0 to 15
OQ Read Sequencer Timing (SEQ_T_ReadFromOQ) bus
DBG_DATA Bus Definition for Address Manager Debug Bus [DBG_SELECT(0 to 2) = 010]
0
Valid bit for Bit(1 to 4) field
1 to 4
Next Store Address from ADM to ICT - Field carries the number of the receiving input controller
port.
5
Valid bit for Bit(6 to 9) field
6 to 9
Read Address Freed by OPQ - This field carries the number of the output queue freeing an
address.
DBG_DATA Bus Definition for Clock Logic Debug Bus [DBG_SELECT(0 to 2) = 011]
0
PLL Enable
1
PLL Lock
2 to 4
RST State
5 to 7
CLOCK_GEN State
8
OCM OCD Enable
9 to 15
reserved
DBG_DATA Bus Definition for Input Controller Debug Bus [DBG_SELECT(0 to 2) = 100]
0 to 4
Byte Counter (0 to 20)
5
Row Counter (0 to 1)
6
Port Synchronized
7
CRC Error
8
Receiving data
9
Idle Packet detected
10
Control Packet detected
11
Data packet detected
12
ASA Valid
13
NSA Valid
14
Address In Time
15
Master Byte Counter Valid
DBG_DATA Bus Definition for M3 Debug 1 Bus [DBG_SELECT(0 to 2) = 101]
10 to 0
Program Counter
13 to 11
ALU Status Bits
14
reserved
15
M3 Oscillator
DBG_DATA Bus Definition for M3 Debug 2 Bus [DBG_SELECT(0 to 2) = 110]
1 to 0
from IDCD_CC unit
2
MUXR_CNTL
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IBM3288H2848 | Telecommunication IC |
| IBM32NPR100EXXCAB133 | Microprocessor |
| IBM32NPR101EPXCAC133 | Microprocessor |
| IBM37RGB524CF17A | Video DAC with Color Palette (RAMDAC) |
| IBM37RGB524CF22A | Video DAC with Color Palette (RAMDAC) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IBM3288H2848 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| IBM32NPR100EXXCAB133 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| IBM32NPR101EPXCAC133 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| IBM35CPC945C03C-2 | 制造商:IBM 功能描述: |
| IBM37RGB524CF17A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。