- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375767 > FDC37N958FR (Electronic Theatre Controls, Inc.) Notebook I/O Controller with Enhanced Keyboard and System Control PDF資料下載
參數(shù)資料
| 型號： | FDC37N958FR |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Notebook I/O Controller with Enhanced Keyboard and System Control |
| 中文描述： | 筆記本電腦的I / O控制器，具有增強(qiáng)型鍵盤和系統(tǒng)控制 |
| 文件頁數(shù)： | 232/316頁 |
| 文件大?。?/td> | 999K |
| 代理商： | FDC37N958FR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁當(dāng)前第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁
SMSC DS – FDC37N958FR
Page 226
Rev. 09/01/99
BIT 5 STS
When in slave receiver mode, this flag is
asserted when an externally generated STOP
condition is detected (used only in slave receiver
mode).
BIT 4 BER
Bus error; a misplaced START or STOP
condition has been detected. Resets nBB (to
logic “1”; inactive), sets PIN = “0” (active).
BIT 3
LRB/AD0
Last Received Bit or Address 0 (general call) bit.
This status bit serves a dual function, and is
valid only while PIN=0:
1. LRB holds the value of the last received bit
over the ACCESS.bus while AAS=0 (not
addressed as slave). Normally this will be
the value of the slave acknowledgment; thus
checking for slave acknowledgment is done
via testing of the LRB.
2. ADO; when AAS = “1” (Addressed as slave
condition) the ACCESS.bus controller has
been addressed as a slave. Under this
condition, this bit becomes the AD0 bit and
will be set to logic “1” if the slave address
received was the ‘general call’ (00h)
address, or logic “0” if it was the
ACCESS.bus
controller’s
address.
own
slave
BIT 2 AAS
Addressed As Slave bit. Valid only when PIN=0.
When acting as slave receiver, this flag is set
when
an
incoming
address
over
the
ACCESS.bus matches the value in own address
register S0’ (shifted by one bit) or if the
ACCESS.bus ‘general call’ address (00h) has
been received (‘general call’ is indicated when
AD0 status bit is also set to logic “1”).
BIT 1 LAB
Lost Arbitration Bit. This bit is set when, in multi-
master operation, arbitration is lost to another
master on the ACCESS.bus.
BIT 0 nBB
Bus Busy bit. This is a read-only flag indicating
when the ACCESS.bus is in use. A zero
indicates that the bus is busy, and access is not
possible. This bit is set/reset (logic “1”/logic “0”)
by Start/Stop conditions.
OWN ADDRESS REGISTER S0’
When the chip is addressed as slave, this
register must be loaded with the 7-bit
ACCESS.bus address to which the chip is to
respond. During initialization, the own address
register S0’ must be written to, regardless
whether it is later used. The Addressed As
Slave (AAS) bit in status register S1 is set when
this address is received (the value in S0 is
compared with the value in S0’). Note that the
S0 and S0’ registers are offset by one bit; hence,
programming the own address register S0’ with
a value of 55h will result in the value AAh being
recognized as the chip’s ACCESS.bus slave
address.
After reset, S0’ has default address 00h.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FDC37N958FRTQFP | DIODE ZENER SINGLE 200mW 5.1Vz 5mA-Izt 0.0588 2uA-Ir 2 SOD-323 3K/REEL |
| FDC40-12D05 | CONNECTOR,IDC PLUG,40 CONTACTS 1A,SHROUDED W/O EARS |
| FDC40-12D12 | CONN,IDC,PLUG,50 CONTACTS, 1A,SHROUDED W/O EARS |
| FDC40-12D15 | Isolated and Regulated 40 WATT Modular DC/DC Converters |
| FDC40-12D3305 | Isolated and Regulated 40 WATT Modular DC/DC Converters |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FDC37N958FR-PQFP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral (Multifunction) Controller |
| FDC37N958FRTQFP | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:SMSC 功能描述: |
| FDC37N971TQFP WAF | 制造商:SMSC 功能描述: |
| FDC37N972 | 制造商:SMSC 制造商全稱:SMSC 功能描述:Advanced Notebook I/O Controller with Enhanced Keyboard Control and System Management |
| FDC37N972FBGA | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:SMSC 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。