參數(shù)資料
型號(hào)： FDC37B72X
廠商： STANDARD MICROSYSTEMS CORP
元件分類： 外設(shè)及接口
英文描述： 128 Pin Enhanced Super I/O Controller with ACPI Support
中文描述： MULTIFUNCTION PERIPHERAL, PQFP128
封裝： QFP-128
文件頁(yè)數(shù)： 122/244頁(yè)
文件大?。?/td> 1037K
代理商： FDC37B72X
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)當(dāng)前第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)
122
Note 4:
The function of P17 or P12 is selected via the P17/P12 select bit in the Ring Filter Select
Register in Logical Device 8 at 0xC6.
The GPIO Data and Configuration Registers are located in Logical Device Block Number
8.
Note 5:
RUN STATE GPIO DATA REGISTER
ACCESS
The GPIO data registers as well as the
Watchdog Timer Control, and the Soft Power
Enable and Status registers can be accessed by
the host when the chip is in the run state if
CR03 Bit[7] = 1. The host uses an Index and
Data port to access these registers (TABLE 51).
The Index and Data port power-on default
addresses are 0xEA and 0xEB respectively. In
the configuration state the Index port address
may be re-programmed to 0xE0, 0xE2, 0xE4 or
0xEA; the Data port address is automatically set
to the Index port address + 1. Upon exiting the
configuration state the new Index and Data port
addresses are used to access the GPIO data,
Soft Power Status and Enable, and the
Watchdog Timer Control registers.
For example, to access the GP1 data register
when in the run state, the host should perform
an I/O Write of 0x01 to the Index port address
(0xEx) to select GP1 and then read or write the
Data port (at Index+1) to access the GP1
register. Generally, to access any GPIO data
register GPx the host should perform an I/O
Write of 0x0x to the Index port address and then
access GPx through the Data port. The Soft
Power and Watchdog Timer Control registers
are accessed similarly.
TABLE 51 - INDEX AND DATA PORTS
PORT
ADDRESS
0xE0, E2, E4, EA
Index address + 1
PORT
NAME
Index
Data
RUN STATE ACCESS
0x01-0x0F
Access to GP1, Watchdog Timer
Control, GP5, GP6, and the Soft
Power Status and Enable
registers (see TABLE 52).
TABLE 52 - RUN STATE ACCESSABLE CONFIGURATION REGISTERS
RUN STATE REGISTER
ADDRESS (INDEX)
REGISTER (CONFIGURATION STATE ADDRESSING
1
)
0x01
0x03
Watchdog Timer Control (L8 - CRF4)
0x05
0x06
0x08
Soft Power Enable Register 1 (L8-CRB0)
0x09
Soft Power Enable Register 2 (L8-CRB1)
0x0A
Soft Power Status Register 1 (L8-CRB2)
0x0B
Soft Power Status Register 2 (L8-CRB3)
GP1 (L8 - CRF6)
GP5 (L8 - CRF9)
GP6 (L8 - CRFA)
Note 1: These registers can also be accessed through the configuration registers L8 - CRxx, as
shown, when the FDC37B72x is in the configuration state.
GPIO CONFIGURATION
Each GPIO port has an 8-bit configuration
register that controls the behavior of the pin.
相關(guān)PDF資料
PDF描述
FDC37B77X 30 AMP MINIATURE POWER RELAY
FDC37B787-NS Super I/O Controller with ACPI Support, Real Time Clock and Consumer IR
FDC37B787QF Super I/O Controller with ACPI Support, Real Time Clock and Consumer IR
FDC37B78X Enhanced Super I/O Controller with ACPI Support, Real Time Clock and Consumer IR
FDC37B80X PC98/99 Compliant Enhanced Super I/O Controller with Keyboard/Mouse Wake-Up
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
FDC37B72X_07 制造商:SMSC 制造商全稱:SMSC 功能描述:128 Pin Enhanced Super I/O Controller with ACPI Support
FDC37B770 制造商:SMSC 制造商全稱:SMSC 功能描述:ENHANCED SUPER I/O CONTROLLER WITH WAKE UP FEATURES
FDC37B771 制造商:SMSC 制造商全稱:SMSC 功能描述:ENHANCED SUPER I/O CONTROLLER WITH WAKE UP FEATURES
FDC37B772 制造商:SMSC 制造商全稱:SMSC 功能描述:ENHANCED SUPER I/O CONTROLLER WITH WAKE UP FEATURES
FDC37B772QFP 制造商:Rochester Electronics LLC 功能描述:- Bulk
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*