- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385094 > AK4671EG (Asahi Kasei Microsystems Co.,Ltd) Stereo CODEC with MIC/RCV/HP-AMP PDF資料下載
參數(shù)資料
| 型號： | AK4671EG |
| 廠商： | Asahi Kasei Microsystems Co.,Ltd |
| 元件分類： | Codec |
| 英文描述： | Stereo CODEC with MIC/RCV/HP-AMP |
| 中文描述： | 立體聲編解碼器麥克風/垃圾車/惠普腺苷 |
| 文件頁數(shù)： | 148/164頁 |
| 文件大?。?/td> | 1792K |
| 代理商： | AK4671EG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁當前第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁
[AK4671]
MS0666-E-00
2007/10
- 148 -
2.
PLL Slave Mode (MCKI pin)
BICK pin
LRCK pin
MCKO bit
(Addr:02H, D2)
PMPLL bit
(Addr:02H, D0)
(1)
Power Supply
PDN pin
PMVCM bit
(Addr:00H, D0)
(2)
(3)
MCKI pin
(5)
(4)
Input
MCKO pin
Output
(7)
(6)
40msec(max)
(8)
Input
Example:
Audio I/F Format: MSB justified (ADC & DAC)
BICK frequency at Master Mode: 64fs
Input Master Clock Select at PLL Mode: 11.2896MHz
MCKO: Enable
Sampling Frequency: 44.1kHz
(1) Power Supply & PDN pin = “L”
“H”
(3)Addr:00H, Data:01H
(2)Addr:03H, Data:02H
Addr:01H, Data:F4H
(4)Addr:02H, Data:25H
MCKO output start
BICK and LRCK input start
Figure 110. Clock Set Up Sequence (2)
<Example>
(1)
After Power Up, PDN pin = “L”
“H”. “L” time of 150ns or more is needed to reset the AK4671.
The AK4671 should be operated as the recommended power-up/down sequence shown in “System Design
(Grounding and Power Supply Decoupling)” to avoid pop noise at the receiver output, headphone output and
lineout output.
(2)
DIF1-0, PLL3-0 and FS3-0 bits should be set during this period.
(3)
Power Up VCOM: PMVCM bit = “0”
“1”
VCOM should first be powered up before the other block operates.
(4)
Enable MCKO output: MCKO bit = “1”
(5)
PLL starts after that the PMPLL bit changes from “0” to “1” and PLL reference clock (MCKI pin) is supplied.
PLL lock time is 40ms(max.).
(6)
The normal clock is output from MCKO during this period.
(7)
The invalid frequency is output from MCKO after PLL is locked.
(8)
BICK and LRCK clocks should be synchronized with MCKO clock.
相關PDF資料 |
PDF描述 |
|---|---|
| AK4673 | Stereo CODEC with MIC/HP-AMP and Touch Screen Controller |
| AK4673EG | Stereo CODEC with MIC/HP-AMP and Touch Screen Controller |
| AK4682 | Multi-channel CODEC with 2Vrms Stereo Selector |
| AK4682EQ | Multi-channel CODEC with 2Vrms Stereo Selector |
| AK4683_07 | Asynchronous Multi-Channel Audio CODEC with DIR/T |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AK4673 | 制造商:AKM 制造商全稱:AKM 功能描述:Stereo CODEC with MIC/HP-AMP and Touch Screen Controller |
| AK4673EG | 制造商:AKM 制造商全稱:AKM 功能描述:Stereo CODEC with MIC/HP-AMP and Touch Screen Controller |
| AK4675 | 制造商:AKM 制造商全稱:AKM 功能描述:Stereo CODEC with MIC/RCV/HP/SPK-AMP |
| AK4675EG | 制造商:AKM 制造商全稱:AKM 功能描述:Stereo CODEC with MIC/RCV/HP/SPK-AMP |
| AK4682 | 制造商:AKM 制造商全稱:AKM 功能描述:Multi-channel CODEC with 2Vrms Stereo Selector |
發(fā)布緊急采購，3分鐘左右您將得到回復。