- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385090 > AK4343EN (Asahi Kasei Microsystems Co.,Ltd) Stereo DAC with HP/RCV/SPK-AMP PDF資料下載
參數(shù)資料
| 型號(hào)： | AK4343EN |
| 廠商： | Asahi Kasei Microsystems Co.,Ltd |
| 英文描述： | Stereo DAC with HP/RCV/SPK-AMP |
| 中文描述： | 立體聲DAC惠普/垃圾車/胰腎聯(lián)合移植腺苷 |
| 文件頁(yè)數(shù)： | 54/98頁(yè) |
| 文件大?。?/td> | 851K |
| 代理商： | AK4343EN |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)當(dāng)前第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)
ASAHI KASEI
[AK4343]
MS0478-E-01
2006/10
- 54 -
<Analog Mixing Circuit for Stereo Line Output>
When AIN3 bit = “0”, DACL, MINL, LINL2 and RINR2 bits controls each path switch.
MIN path mixing gain is 0dB(typ)@LOVL bit = “0” when the external input resistance is 20k
.
LIN2, RIN2 and DAC pathes mixing gain is 0dB(typ)@LOVL bit = “0”.
LIN2 pin
0dB
M
I
X
LINL2 bit
MIN pin
0dB
MINL bit
0dB
DACL bit
DAC Lch
LOUT pin
Figure 44. LOUT Mixing Circuit (AIN3 bit = “0”, LOVL bit = “0”)
RIN2 pin
0dB
M
I
X
RINR2 bit
MIN pin
0dB
MINL bit
0dB
DACL bit
ROUT pin
DAC Rch
Figure 45. ROUT Mixing Circuit (AIN3 bit = “0”, LOVL bit = “0”)
When AIN3 bit = “1”, DACL, LINL2, RINR2, LINL3, RINR3, MICL3 and MICR3 bits controls each path switch. All
pathes mixing gain is 0dB(typ)@LOVL bit = “0”.
M
I
X
LIN3 pin
0dB
LINL3 bit
0dB
DACL bit
LOUT pin
MICL3 bit
LIN1 pin
Gain-Amp Lch
DAC Lch
LIN2 pin
0dB
LINL2 bit
*These blocks are not
available at PLL mode.
Figure 46. LOUT Mixing Circuit (AIN3 bit = “1”, LOVL bit = “0”)
M
I
X
RIN3 pin
0dB
RINR3 bit
0dB
DACL bit
ROUT pin
MICR3 bit
RIN1 pin
Gain-Amp Rch
DAC Lch
RIN2 pin
0dB
RINR2 bit
*These blocks are not
available at PLL mode.
Figure 47. ROUT Mixing Circuit (AIN3 bit = “1”, LOVL bit = “0”)
Mono Reveiver Output (RCP/RCN pins)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AK4345 | 100dB 96kHz 24-Bit Stereo 3.3V ツヒ DAC with DIT |
| AK4345ET | 100dB 96kHz 24-Bit Stereo 3.3V ツヒ DAC with DIT |
| AK4346 | 3.3V 192kHz 24-Bit 6-Channel DAC |
| AK4346EF | 3.3V 192kHz 24-Bit 6-Channel DAC |
| AK4346VF | 3.3V 192kHz 24-Bit 6-Channel DAC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AK4343VNP-L | 制造商:AKM Semiconductor Inc 功能描述:AK4343VNP-L |
| AK4344 | 制造商:AKM 制造商全稱:AKM 功能描述:100dB 96kHz 24-Bit Stereo 3.3V ツヒ DAC |
| AK4344_10 | 制造商:AKM 制造商全稱:AKM 功能描述:100dB 96kHz 24-Bit Stereo 3.3V ΔΣ DAC |
| AK4344ET | 制造商:AKM 制造商全稱:AKM 功能描述:100dB 96kHz 24-Bit Stereo 3.3V ΔΣ DAC |
| AK4345 | 制造商:AKM 制造商全稱:AKM 功能描述:100dB 96kHz 24-Bit Stereo 3.3V ツヒ DAC with DIT |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。