- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385090 > AK4343EN (Asahi Kasei Microsystems Co.,Ltd) Stereo DAC with HP/RCV/SPK-AMP PDF資料下載
參數(shù)資料
| 型號： | AK4343EN |
| 廠商： | Asahi Kasei Microsystems Co.,Ltd |
| 英文描述： | Stereo DAC with HP/RCV/SPK-AMP |
| 中文描述： | 立體聲DAC惠普/垃圾車/胰腎聯(lián)合移植腺苷 |
| 文件頁數(shù)： | 43/98頁 |
| 文件大?。?/td> | 851K |
| 代理商： | AK4343EN |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁當(dāng)前第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
ASAHI KASEI
[AK4343]
MS0478-E-01
2006/10
- 43 -
3. Example of ALC Operation
Table 31 shows the examples of the ALC setting.
fs=8kHz
Operation
4.1dBFS
Enable
32ms
fs=44.1kHz
Operation
4.1dBFS
Enable
23.2ms
Register Name
Comment
Data
01
0
01
Data
01
0
11
LMTH1-0
ZELMN
ZTM1-0
Limiter detection Level
Limiter zero crossing detection
Zero crossing timeout period
Recovery waiting period
*WTM2-0 bits should be the same or
longer data as ZTM1-0 bits.
Maximum gain at recovery operation
WTM2-0
001
32ms
011
23.2ms
REF7-0
AVL7-0,
AVR7-0
LMAT1-0
RGAIN1-0
RFST1-0
ALC
E1H
+30dB
E1H
+30dB
Gain of AVOL
E1H
+30dB
E1H
+30dB
Limiter ATT step
Recovery GAIN step
Fast Recovery Speed
ALC enable
00
00
00
1
1 step
1 step
4 times
Enable
00
00
00
1
1 step
1 step
4 times
Enable
Table 31. Example of the ALC setting
The following registers should not be changed during the ALC operation. These bits should be changed after the ALC
operation is finished by ALC bit = “0” or PMDAC bit = “0”.
LMTH1-0, LMAT1-0, WTM2-0, ZTM1-0, RGAIN1-0, REF7-0, ZELMN, RFST1-0
Manual Mode
* The value of AVOL should be
the same or smaller than REF’s
WR (ZTM1-0, WTM2-0, RFST1-0)
WR (REF7-0)
WR (AVL/R7-0)
WR (LMAT1-0, RGAIN0, ZELMN, LMTH0; ALC= “1”)
Example:
Limiter = Zero crossing Enable
Recovery Cycle = 32ms@8kHz
Limiter and Recovery Step = 1
Maximum Gain = +30.0dB
Limiter Detection Level =
4.1dBFS
ALC bit = “1”
(1) Addr=06H, Data=14H
(2) Addr=08H, Data=E1H
(5) Addr=07H, Data=01H
(3) Addr=09H&0CH, Data=E1H
ALC Operation
Note : WR : Write
WR (RGAIN1, LMTH1)
(4) Addr=0BH, Data=00H
Figure 33. Registers set-up sequence at ALC operation
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AK4345 | 100dB 96kHz 24-Bit Stereo 3.3V ツヒ DAC with DIT |
| AK4345ET | 100dB 96kHz 24-Bit Stereo 3.3V ツヒ DAC with DIT |
| AK4346 | 3.3V 192kHz 24-Bit 6-Channel DAC |
| AK4346EF | 3.3V 192kHz 24-Bit 6-Channel DAC |
| AK4346VF | 3.3V 192kHz 24-Bit 6-Channel DAC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AK4343VNP-L | 制造商:AKM Semiconductor Inc 功能描述:AK4343VNP-L |
| AK4344 | 制造商:AKM 制造商全稱:AKM 功能描述:100dB 96kHz 24-Bit Stereo 3.3V ツヒ DAC |
| AK4344_10 | 制造商:AKM 制造商全稱:AKM 功能描述:100dB 96kHz 24-Bit Stereo 3.3V ΔΣ DAC |
| AK4344ET | 制造商:AKM 制造商全稱:AKM 功能描述:100dB 96kHz 24-Bit Stereo 3.3V ΔΣ DAC |
| AK4345 | 制造商:AKM 制造商全稱:AKM 功能描述:100dB 96kHz 24-Bit Stereo 3.3V ツヒ DAC with DIT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。