- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10754 > AFE7222IRGC25 (Texas Instruments)IC AFE 12BIT 65/130MSPS 64VQFN PDF資料下載
參數(shù)資料
| 型號(hào)： | AFE7222IRGC25 |
| 廠商： | Texas Instruments |
| 文件頁數(shù)： | 49/106頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC AFE 12BIT 65/130MSPS 64VQFN |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 位數(shù)： | 12 |
| 通道數(shù)： | 4 |
| 功率（瓦特）： | 610mW |
| 電壓 - 電源，模擬： | 2.85 V ~ 3.6 V |
| 電壓 - 電源，數(shù)字： | 1.7 V ~ 1.9 V |
| 封裝/外殼： | 64-VFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 64-VQFN 裸露焊盤（9x9） |
| 包裝： | 標(biāo)準(zhǔn)包裝 |
| 其它名稱： | 296-30067-6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當(dāng)前第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
SLOS711B – NOVEMBER 2011 – REVISED MARCH 2012
5.5
CLOCKING CONTROL REGISTERS
Register Name – CONFIG115 – Address 0x23C, Default = 0x00
<7>
<6>
<5>
<4>
<3>
<2>
<1>
<0>
STR_CTRL<1:0>
DIV_ADC<1:0>
DIV_DAC<1:0>
STR_CTRL<1:0>: Controls the strength of the RX CMOS output clock (ADC_DCLKOUT) and data buffers
(increases the strength). When running at Fs higher than 90 MSPS, set to ‘10’ to get more timing margins.
Enabling this mode might increase the digital noise coupled to analog and may degrade the ADC SNR by
up to a dB.
DIV_ADC<1:0>: Divides the clock going to the ADC.
DIV_ADC<1:0>
DIVISION FACTOR
00
Default (no division)
01
2
10
4
11
2
DIV_DAC<1:0>: Divides the clock going to the DAC.
DIV_ADC<1:0>
DIVISION FACTOR
00
Default (no division)
01
2
10
4
11
2
Register Name – CONFIG116 – Address 0x23D, Default = 0x00
<7>
<6>
<5>
<4>
<3>
<2>
<1>
<0>
PLL_ENABLE
PLL_DIVM<1:0>
PLL_DIVN
PLL_ENABLE: Setting this bit enables the PLL. Output clock of the PLL is either 2X or 4X of Fs (input
clock rate).
PLL_DIVN: Selects multiplication by 4 (default is multiplication by 2).
PLL_DIVM<1:0>: Different values as listed in the below table need to be programmed for different Fs
ranges.
PLL_DIVM<1:0>
FS in MSPS
Multiplication by 2
Multiplication by 4
15-20
3
2
20-35
2
1
35-80
1
0
> 80-180
0
Out of range
While operating PLL with a multiplication factor set by PLL_DIVN = X, there can be significant spurs at
(NFs/X+/-Fin) where N is an integer. At Fin = 10 MHz, these spurs can be about -60dBc.
Copyright 2011–2012, Texas Instruments Incorporated
REGISTER DESCRIPTIONS
47
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V48C2M50BF | CONVERTER MOD DC/DC 2V 50W |
| VE-J6D-MW-F3 | CONVERTER MOD DC/DC 85V 100W |
| V48C2M50BL3 | CONVERTER MOD DC/DC 2V 50W |
| VE-J6D-MW-F2 | CONVERTER MOD DC/DC 85V 100W |
| B37872K0474K062 | CAP CER 0.47UF 25V 10% X7R 1206 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AFE7222IRGCR | 功能描述:射頻前端 Dual 12B,65MSPS ADC RoHS:否 制造商:Skyworks Solutions, Inc. 類型: 工作頻率:2.4 GHz, 5 GHz 最大數(shù)據(jù)速率:54 Mbps 噪聲系數(shù): 工作電源電壓:3.3 V 電源電流:180 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-32 |
| AFE7222IRGCT | 功能描述:射頻前端 Dual 12B,65MSPS ADC RoHS:否 制造商:Skyworks Solutions, Inc. 類型: 工作頻率:2.4 GHz, 5 GHz 最大數(shù)據(jù)速率:54 Mbps 噪聲系數(shù): 工作電源電壓:3.3 V 電源電流:180 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-32 |
| AFE7225 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Analog Front End Wideband Mixed-Signal Transceiver |
| AFE7225EVM | 功能描述:射頻開發(fā)工具 AFE7225 Eval Mod RoHS:否 制造商:Taiyo Yuden 產(chǎn)品:Wireless Modules 類型:Wireless Audio 工具用于評(píng)估:WYSAAVDX7 頻率: 工作電源電壓:3.4 V to 5.5 V |
| AFE7225IRGC25 | 功能描述:射頻前端 Dual 12B,125MSPS ADC RoHS:否 制造商:Skyworks Solutions, Inc. 類型: 工作頻率:2.4 GHz, 5 GHz 最大數(shù)據(jù)速率:54 Mbps 噪聲系數(shù): 工作電源電壓:3.3 V 電源電流:180 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-32 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。