- 您現(xiàn)在的位置：買賣IC網 > PDF目錄382773 > ZPSD613(V)E1 Field Programmable Microcontroller Peripherals with Embedded Micro--Cell(可編程邏輯，零功耗，4K位SRAM,26個可編程I/O,通用PLD有63個輸入) PDF資料下載
參數資料
| 型號： | ZPSD613(V)E1 |
| 英文描述： | Field Programmable Microcontroller Peripherals with Embedded Micro--Cell(可編程邏輯，零功耗，4K位SRAM,26個可編程I/O,通用PLD有63個輸入) |
| 中文描述： | 現(xiàn)場可編程微控制器外圍設備和嵌入式微-細胞（可編程邏輯，零功耗，4K的位的SRAM，26余個可編程輸入/輸出，通用PLD的有63個輸入） |
| 文件頁數： | 49/98頁 |
| 文件大?。?/td> | 484K |
| 代理商： | ZPSD613(V)E1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當前第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
ZPSD6XX(V) Family
12-49
I/O Ports
(cont.)
Microcontroller
Port A (3:0)
Port A (7:4)
Port B (3:0)
Port B (7:4)
8051XA (8-Bit)
N/A*
Address (7:4)
Address (11:8)
N/A
80C251
(Page Mode)
N/A
N/A
Address (11:8)
Address (15:12)
All Other 8-Bit
Multiplexed
Address (3:0)
Address (7:4)
Address (3:0)
Address (7:4)
8051XA (16-Bit)
N/A
Address (7:4)
Address (11:8)
Address (15:12)
All Other 16-Bit
Multiplexed
Address (3:0)
Address (7:4)
Address (11:8)
Address (15:12)
8-Bit
Non-Multiplexed Bus
N/A
N/A
Address (3:0)
Address (7:4)
Table 28. I/O Port Latched Address Output Assignments
Port A and B – Functionality and Structure
Port A and B have similar functionality and structure as shown in Figure 23. The two ports
can be configured to perform one or more of the following functions:
J
MCU I/O Mode
J
GPLD Output – Micro
Cells McellAB[7:4] can be connected to Port A PA[7:4}
or Port B PB[7:4].
J
ECSPLD Output – External chip select output can be connected to either Port A
PA[3:0] or Port PB[3:0].
J
Latched Address output – Provide latched address output per Table 28.
J
Address In – Additional high address inputs using the Input Micro
Cells.
J
Open Drain/Slew Rate – pins PA[3:0] and PB[3:0] can be configured to Open Drain Mode
pins PA[7:4] and PB[7:4] can be configured to fast slew rate
J
Data Port – Port A to D[7:0} for 8 bit non-multiplexed bus
Port B to D[15:8] for 16-bit non-multiplexed bus
J
Peripheral Mode – Port A only
N/A = Not Applicable.
相關PDF資料 |
PDF描述 |
|---|---|
| ZPSD813F1V | Flash In System Programmable Mirocomputer Peripherals(閃速，在系統(tǒng)可編程微控制器外圍器件，1M位閃速存儲器，256K位EEPROM，16K位SRAM) |
| ZR33771GC-40 | Cell Rectifier Diodes |
| ZR33771GM-20 | Cell Rectifier Diodes |
| ZR33771GM-30 | Cell Rectifier Diodes |
| ZR33771GM-40 | Cell Rectifier Diodes |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ZPSD701S5-70J | 制造商:WSI 功能描述: |
| ZPSD701S5-70L | 制造商:WSI 功能描述: |
| ZPSD813F1-12JI | 制造商:WSI 功能描述: |
| ZPSD813F1-15J | 制造商:WSI 功能描述: |
| ZPSD813F1-15U | 制造商:WSI 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。