參數(shù)資料
型號： XRT86SH221
廠商： Exar Corporation
元件分類： 通信及網(wǎng)絡(luò)
英文描述： Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述： Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
文件頁數(shù)： 4/353頁
文件大小： 2330K
代理商： XRT86SH221
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁
XRT86SH221
PRELIMINARY
I
SDH-TO-PDH FRAMER/MAPPER WITH INTEGRATED 21-CHANNEL E1 SH LIU
TABLE OF CONTENTS
REV. P1.0.5
GENERAL DESCRIPTION................................................................................................ 1
F
IGURE
1. S
IMPLIFIED
B
LOCK
D
IAGRAM
............................................................................................................................................ 1
P
ACKAGE
O
RDERING
I
NFORMATION
...................................................................................................... 1
FEATURES........................................................................................................................ 2
TABLE OF CONTENTS......................................................................................................
I
1.0 PIN DESCRIPTIONS................................................................................................................................ 4
1.1 MICROPROCESSOR INTERFACE PINS............................................................................................................ 4
1.2 BOUNDARY SCAN AND OTHER TEST PINS.................................................................................................... 6
1.3 GENERAL PURPOSE INPUT AND OUTPUT PINS............................................................................................ 7
1.4 TIMING AND CLOCK SIGNALS.......................................................................................................................... 7
1.5 LOW SPEED LINE INTERFACE SIGNALS ........................................................................................................ 9
1.6 HIGH SPEED SERIAL INTERFACE.................................................................................................................. 12
1.7 HIGH SPEED TELECOM BUS INTERFACE.................................................................................................... 13
1.8 HIGH SPEED SECTION AND PATH OVERHEAD BUS................................................................................... 15
1.9 HIGH SPEED TU POH OVERHEAD BUS......................................................................................................... 16
1.10 POWER AND GROUND PINS......................................................................................................................... 18
2.0 APPLICATIONS AND PHYSICAL INTERFACE GENERAL OVERVIEW............................................. 20
F
IGURE
2. A
PPLICATION
D
IAGRAM
.................................................................................................................................................. 20
2.1 PHYSICAL INTERFACE.................................................................................................................................... 21
F
IGURE
3. S
IMPLIFIED
B
LOCK
D
IAGRAM
OF
THE
P
HYSICAL
I
NTERFACE
............................................................................................. 21
2.2 TELECOM BUS INTERFACE............................................................................................................................ 22
F
IGURE
4. S
IMPLIFIED
B
LOCK
D
IAGRAM
OF
THE
T
ELECOM
B
US
I
NTERFACE
...................................................................................... 22
2.3 STM-0 SERIAL INTERFACE SDH FRAME SYNCHRONIZATION AND TIMING INTERFACE....................... 23
F
IGURE
5. S
IMPLIFIED
B
LOCK
D
IAGRAM
OF
THE
S
ERIAL
P
ORT
I
NTERFACE
....................................................................................... 23
2.4 SDH FRAME SYNCHRONIZATION AND TIMING INTERFACE ...................................................................... 24
F
IGURE
6. S
IMPLIFIED
B
LOCK
D
IAGRAM
OF
THE
SDH F
RAME
S
YNCHRONIZATION
............................................................................. 24
2.5 SDH OVERHEAD ADD-DROP INTERFACES .................................................................................................. 25
F
IGURE
7. S
IMPLIFIED
B
LOCK
D
IAGRAM
OF
THE
SDH O
VERHEAD
A
DD
-D
ROP
I
NTERFACE
................................................................. 25
2.6 E1 SHORT HAUL LINE INTERFACE................................................................................................................ 26
2.7 E1 TIMING INTERFACE.................................................................................................................................... 27
2.8 MICROPROCESSOR INTERFACE................................................................................................................... 27
3.0 FUNCTIONAL DESCRIPTION............................................................................................................... 28
F
IGURE
8. F
UNCTIONAL
B
LOCK
D
IAGRAM
........................................................................................................................................ 28
3.1 INGRESS DATA PATH FUNCTIONAL BLOCKS............................................................................................. 29
F
IGURE
9. S
IMPLIFIED
B
LOCK
D
IAGRAM
OF
THE
I
NGRESS
D
ATA
P
ATH
.............................................................................................. 29
3.2 E1 RECEIVE LIU (RXE1LIU)............................................................................................................................. 29
3.3 TRANSMIT LOW-ORDER (TU) OVERHEAD INSERTION BUS (TXTUPOH).................................................. 29
3.4 VC-12/TU-12 TRANSMIT LOW-ORDER MAPPER AND OVERHEAD PROCESSOR (TXLOPOHPROC)...... 30
3.5 VC-12 TRANSMIT CROSS-CONNECT (TXVC12XC)....................................................................................... 30
3.6 TRANSMIT SDH SOH/POH INSERTION BUS (TXOH) .................................................................................... 30
3.7 SDH TRANSMIT MAPPER AND PATH OVERHEAD PROCESSOR (TXPOHPROC)..................................... 31
3.8 SDH TRANSMIT FRAMER AND SECTION OVERHEAD PROCESSOR (TXSOHPROC)............................... 32
3.9 TRANSMIT TELECOM BUS (TXTBUS)............................................................................................................ 33
3.10 EGRESS DATA PATH FUNCTIONAL BLOCKS ............................................................................................ 34
F
IGURE
10. S
IMPLIFIED
B
LOCK
D
IAGRAM
OF
THE
E
GRESS
D
ATA
P
ATH
............................................................................................ 34
3.11 RECEIVE TELECOM BUS (RXTBUS)............................................................................................................. 34
3.12 SDH RECEIVE FRAMER AND SECTION OVERHEAD PROCESSOR (RXSOHPROC) ............................... 35
3.13 SDH RECEIVE MAPPER AND PATH OVERHEAD PROCESSOR (RXPOHPROC) ..................................... 36
4.0 VOYAGER-LITE HARDWARE ARCHITECTURE AND ALGORITHMS ............................................... 37
F
IGURE
11. V
OYAGER
-L
ITE
A
RCHITECTURE
.................................................................................................................................... 37
4.1 MULTIPLEXING STRUCTURE.......................................................................................................................... 38
F
IGURE
12. M
ULTIPLEXING
STRUCTURE
.......................................................................................................................................... 38
4.2 FUNCTIONAL BLOCKS.................................................................................................................................... 39
4.3 SDH TRANSMIT DATA FLOW.......................................................................................................................... 39
F
IGURE
13. SDH T
RANSMITTER
G
ENERAL
S
TRUCTURE
................................................................................................................... 40
4.4 SDH RECEIVE DATA FLOW............................................................................................................................. 40
F
IGURE
14. G
ENERAL
C
OMPOSITION
OF
A
SDH STM-N R
ECEIVER
................................................................................................. 41
4.5 VT MAPPER...................................................................................................................................................... 41
相關(guān)PDF資料
PDF描述
XRT86SH221IB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86SH328 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86SH328_07 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86SH328IB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86VL32_1 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT86SH221_08 制造商:EXAR 制造商全稱:EXAR 功能描述:SDH-TO-PDH FRAMER/MAPPER WITH INTEGRATED 21-CHANNEL E1 SH LIU
XRT86SH221ES 功能描述:網(wǎng)絡(luò)控制器與處理器 IC VOYAGER LITE RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT86SH221IB 功能描述:網(wǎng)絡(luò)控制器與處理器 IC SDH-TO-PDH, VT/TU INTGR 21 CHNL 2FRAME RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT86SH221IB-F 功能描述:網(wǎng)絡(luò)控制器與處理器 IC SDH-TO-PDH, VT/TU INTGR 21 CHNL 2FRAME RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT86SH221OR 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*