- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄202172 > V58C2256324SAH-36 (PROMOS TECHNOLOGIES INC) 8M X 32 DDR DRAM, 0.55 ns, PBGA144 PDF資料下載
參數(shù)資料
| 型號： | V58C2256324SAH-36 |
| 廠商： | PROMOS TECHNOLOGIES INC |
| 元件分類： | DRAM |
| 英文描述： | 8M X 32 DDR DRAM, 0.55 ns, PBGA144 |
| 封裝： | ROHS COMPLIANT, BGA-144 |
| 文件頁數(shù)： | 28/37頁 |
| 文件大?。?/td> | 370K |
| 代理商： | V58C2256324SAH-36 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁
34
V58C2256324SA Rev. 1.4 August 2007
ProMOS TECHNOLOGIES
V58C2256324SA
DQS-in hold time
tWPREH
0.35
-
0.35
-
0.30
-
0.30
-
0.30
-
0.30
-
tCK
DQS write postamble
tWPST
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
tCK
DQS-In high level width
tDQSH
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
tCK
DQS-In low level width
tDQSL
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
tCK
Address and Control input setup time tIS
0.75
-
0.75
-
0.75
-
1.0
-
1.0
-
1.0
-
ns
Address and Control input hold time
tIH
0.75
-
0.75
-
0.75
-
0.9
-
0.9
-
0.9
-
ns
DQ setup time to DQS
tQDQSS
0.35
-
0.35
-
0.4
-
0.4
-
0.4
-
0.4
-
ns
DQ hold time to DQS
tQDQSH
0.35
-
0.35
-
0.4
-
0.4
-
0.4
-
0.4
-
ns
DM setup time to DQS
tDM-
0.35
-
0.35
-
0.4
-
0.4
-
0.4
-
0.4
-
ns
DM hold time to DQS
tDM-
0.35
-
0.35
-
0.4
-
0.4
-
0.4
-
0.4
-
ns
Clock half period
tHP
tCLmin or
tCHmin
-
tCLmin or
tCHmin
-
tCLmin or
tCHmin
-
tCLmin or
tCHmin
-
tCLmin or
tCHmin
-
tCLmin or
tCHmin
-
ns
Output DQS valid window
tQH
tHP-
0.35ns
-
tHP-
0.35ns
-
tHP-
0.40ns
-
tHP-
0.40ns
-
tHP-
0.40ns
-
tHP-
0.40ns
-
ns
Row cycle time
tRC
42
42.9
48.1
60
ns
Refresh row cycle time
tRFC
48.5
49.5
55.5
68
ns
Refresh period(4096 cycles)
tREF
-
32
-
32
-
32
-
32
-
32
-
32
ms
Row active time
tRAS
25.7
15.7K
29.7
15.7K
33.3
15.7K
40
15.7K
40
15.7K
40
15.7K
ns
RAS to CAS delay for Read
tRCDRD
13.2
-
13.2
-
14.4
-
16
-
16
-
16
-
ns
RAS to CAS delay for Write
tRCD-
6.6
-
6.6
-
7.2
-
8
-
8
-
8
-
ns
Row precharge time
tRP
13.2
14.4
16
ns
Row active to Row active delay
tRRD
8
888
ns
Last data in to Row precharge
tWR
2
tCK
Internal Write to Read command de-
tWTR
1
tCK
Last data in to Read command delay
tCDLR
2
tCK
Col. address to Col. address delay
tCCD
1
tCK
Mode register set cycle time
tMRD
2
tCK
Power down exit time
tPEDX
2tCK+tIS
ns
Self refresh exit time
tSREX
200
tCK
Auto precharge write recovery
tDAL = tWR + tRP
tDAL
8
888
tCK
Parameter
Sym-
bol
-28
-33
-36
-4A
-4
-5
Unit
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V58C2256404SBJ5 | 64M X 4 DDR DRAM, 0.65 ns, PBGA60 |
| V58C2256164SBLJ5B | 16M X 16 DDR DRAM, 0.65 ns, PBGA60 |
| V58C2256404SCLS7I | 64M X 4 DDR DRAM, 0.75 ns, PBGA60 |
| V58C2256404SHUT6E | 64M X 4 DDR DRAM, PDSO66 |
| V58C2256804SHLJ5E | 32M X 8 DDR DRAM, PBGA60 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| V58C2256404S | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:HIGH PERFORMANCE 2.5 VOLT 256 Mbit DDR SDRAM |
| V58C2256804S | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:HIGH PERFORMANCE 2.5 VOLT 256 Mbit DDR SDRAM |
| V58C2256804SAT-5 | 制造商:Mosel Vitelic Corporation 功能描述:SDRAM, DDR, 32M x 8, 66 Pin, Plastic, TSSOP |
| V58C265164S | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:64 Mbit DDR SDRAM 2.5 VOLT 4M X 16 |
| V58C265404S | 制造商:MOSEL 制造商全稱:MOSEL 功能描述:HIGH PERFORMANCE 2.5 VOLT 16M X 4 DDR SDRAM 4 BANKS X 4Mbit X 4 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。