- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383961 > TMX320DM6443AZWT (Texas Instruments, Inc.) Digital Media System-on-Chip PDF資料下載
參數(shù)資料
| 型號： | TMX320DM6443AZWT |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | Digital Media System-on-Chip |
| 中文描述： | 數(shù)字媒體系統(tǒng)片上 |
| 文件頁數(shù)： | 147/221頁 |
| 文件大?。?/td> | 1582K |
| 代理商： | TMX320DM6443AZWT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁當前第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁
www.ti.com
DMARQ
t
DVH
t
ENV
DSTROBE (IORDY)
(A)
STOP (DIOW)
(A)
HDMARDY (DIOR)
(A)
DD[15:0]
DA[2:0],
ATA_CS0,
ATA_CS1
t
FS
t
ENV
t
ZFS
t
DZFS
t
DVS
t
ZAD
t
ZAD
t
FS
t
UI
t
ACK
t
ACK
t
ZIORDY
t
AZ
t
ACK
DMACK
TMS320DM6443
Digital Media System-on-Chip
SPRS282E–DECEMBER 2005–REVISED MARCH 2007
Table 6-41. Timings for ATA/CF Module — Ultra DMA AC Timing
(see
Figure 6-28
through
Figure 6-37
) (continued)
-594
NO.
UNIT
MODE
0-4
0-4
0-4
MIN
0
20
0
MAX
150
15
16
17
t
LI
t
MLI
t
UI
Limited interlock time
Interlock time with minimum
Unlimited interlock time
Maximum time allowed for output drivers to
release
Minimum delay time required for output
Minimum delay time for driver to assert or negate
(from released)
Envelope time, DMACK to STOP and DMACK to
HDMARDY during in-burst initiation and from
DMACK to STOP during data out burst initiation
ns
ns
ns
18
t
AZ
0-4
10
ns
19
t
ZAH
0-4
20
ns
20
t
ZAD
0-4
0
ns
21
t
ENV
0-4
(TENV + 1)P - 0.5
(TENV + 1)P + 1.4
ns
0
1
75
70
60
ns
ns
ns
22
t
RFS
Ready-to-final-STROBE time
2-4
Ready to pause time,
(HDMARDY (DIOR) to
STOP (DIOW))
0-4
(UDMATRP + 1)P - 0.8
ns
0
1
160
125
100
ns
ns
ns
ns
ns
23
t
RP
Ready to pause time,
(DDMARDY (IORDY) to
DMARQ)
2-4
0-4
0-4
24
25
t
IORDYZ
t
ZIORDY
Maximum time before releasing IORDY
Minimum time before driving IORDY
Setup and hold time for DMACK (before
assertion or negation)
STROBE edge to negation of DMARQ or
assertion of STOP (when sender terminates a
burst)
20
0
26
t
ACK
0-4
20
ns
27
t
SS
0-4
50
ns
A.
The definitions for the DIOW:STOP, DIOR:HDMARDY, and IORDY:DSTROBE signal lines are not in effect until
DMARQ and DMACK are asserted.
Figure 6-28. ATA/CF Initiating an Ultra DMA Data-In Burst Timing
Submit Documentation Feedback
Peripheral and Electrical Specifications
147
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMX320DM6443ZWT | Digital Media System-on-Chip |
| TMS320DM647_08 | Digital Media Processor |
| TMS320DM647ZUT720 | Digital Media Processor |
| TMS320DM647ZUT900 | Digital Media Processor |
| TMS320DM648ZUT720 | Digital Media Processor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMX320DM6443BZWT | 制造商:Texas Instruments 功能描述: |
| TMX320DM6443CZWT | 制造商:Texas Instruments 功能描述: |
| TMX320DM6443ZWT | 制造商:Texas Instruments 功能描述: |
| TMX320DM6444AZWT | 制造商:Texas Instruments 功能描述:TMS320DM6443, TMS320DM6444 DIGITAL MEDIA SOC DATA SHEET - Trays |
| TMX320DM6446AZWT | 制造商:Texas Instruments 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。