參數(shù)資料
型號(hào)： TMX320DM6437BZDUA
廠商： Texas Instruments, Inc.
英文描述： Digital Media Processor
中文描述： 數(shù)字媒體處理器
文件頁(yè)數(shù)： 105/309頁(yè)
文件大?。?/td> 2216K
代理商： TMX320DM6437BZDUA
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)當(dāng)前第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)第299頁(yè)第300頁(yè)第301頁(yè)第302頁(yè)第303頁(yè)第304頁(yè)第305頁(yè)第306頁(yè)第307頁(yè)第308頁(yè)第309頁(yè)
www.ti.com
P
3.7.2
Pin Muxing Selection After Reset
TMS320DM6437
Digital Media Processor
SPRS345B–NOVEMBER 2006–REVISED MARCH 2007
The PINMUX0 and PINMUX1 registers in the System Module allow software to select the pin functions in
the Pin Mux Blocks. The pin control of some of the Pin Mux Blocks requires a combination of
PINMUX0/PINMUX1 bit fields. For more details on the combination of the PINMUX bit fields that control
each muxed pin, see
Section 3.7.3.1
,
Multiplexed Pins on DM6437
.
This section only provides an overview of the PINMUX0 and PINMUX1 registers. For more detailed
discussion on how to program each Pin Mux Block, see
Section 3.7.3
,
Pin Multiplexing Details
.
3.7.2.1
PINMUX0 Register Description
The Pin Multiplexing 0 Register (PINMUX0) controls the pin function in the EMIFA/VPSS Block. The
PINMUX0 register format is shown in
Figure 3-12
and the bit field descriptions are given in
Table 3-19
.
Some muxed pins are controlled by more than one PINMUX bit field. For the combination of the PINMUX
bit fields that control each muxed pin, see
Section 3.7.3.1
,
Multiplexed Pins on DM6437
. For more
information on EMIFA/VPSS Block pin muxing, see
Section 3.7.3.13
,
EMIFA/VPSS Block Muxing
. For the
pin-by-pin muxing control of the EMIFA/VPSS Block, see
Section 3.7.3.13.7
,
EMIFA/VPSS Block
Pin-By-Pin Multiplexing Summary
.
Note:
in addition to PINMUX0 bit fields, the EMIFA/VPSS Block also requires the PCIEN bit in the Pin
Multiplexing 1 Register (PINMUX1,
Section 3.7.2.2
) to determine the PCI settings.
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
CWEN
SEL
RSV
CI10SEL
RSV
CI32SEL
RSV
CI54SEL
CI76SEL
CFLDSEL
HVDSEL
RSV
CCDCSEL
RSV
AEAW
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-LLL
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
VPBE
CKEN
RGBSEL
CS3SEL
CS4SEL
CS5SEL
VENCSEL
RSV
AEM
R/W-0
R/W-000
R/W-00
R/W-00
R/W-00
R/W-00
R/W-0
R/W-LLL
LEGEND: R/W = Read/Write; R = Read only; L = pin state latched at reset rising edge; -
n
= value after reset
(1)
For proper DM6437 device operation,
always
write a value of "0" to all RESERVED/RSV bits.
Figure 3-12. PINMUX0 Register
(1)
Table 3-19. PINMUX0 Register Bit Descriptions
Bit
Field Name
Description
Pins Controlled
Reserved. For proper device operation, the user should only write "0" to this bit
(
default
).
31
RSV
CI[1:0] Function Select.
Sub-Block 0
0 = No CCDC CI[1:0].
Pins function as PCI or GPIO or EMIFA based on AEM, AEAW, and PCIEN
settings (
default
).
CI1(CCD9)/EM_A[19]/PREQ/EM_D[6]/GP[45]
CI0(CCD8)/EM_A[20]/PINTA/EM_D[7]/GP[44]
30
CI10SEL
1 = Selects CCDC [1:0] (as CCD8 and CCD9, respectively) to get at least a 10-bit
CCDC.
To use the 10-bit CCDC, the user
must
also configure PINMUX0.CCDCSEL = 1.
Not applicable (N/A) for AEM = 3 (011b), 4 (100b),
or
PCIEN = 1.
The combination of PINMUX0/1 fields AEM,
AEAW, PCIEN, and CI10SEL bits control the
pin muxing of these 2 pins.
(1)
Reserved. For proper device operation, the user should only write "0" to this bit
(
default
).
29
RSV
CI[3:2] Function Select.
Sub-Block 0
0 = No CCDC CI[3:2].
Pins function as PCI or GPIO or EMIFA based on AEM, AEAW, and PCIEN
settings (
default
).
CI3(CCD11)/EM_A[17]/AD31/EM_D[4]/GP[47]
CI2(CCD10)/EM_A[18]/PRST/EM_D[5]/GP[46]
28
CI32SEL
1 = Selects CCDC [3:2] (as CCD10 and CCD11, respectively) to get at least a
12-bit CCDC.
To use the 12-bit CCDC, the user
must
also configure PINMUX0.CCDCSEL = 1
and
PINMUX0.CI10SEL = 1.
Not applicable (N/A) for AEM = 3 (011b), 4 (100b),
or
PCIEN = 1.
The combination of PINMUX0/1 fields AEM,
AEAW, PCIEN, and CI32SEL bits control the
pin muxing of these 2 pins.
(1)
(1)
For the full set of valid configurations of these pins, see
Section 3.7.3.13.7
,
EMIFA/VPSS Block Pin-By-Pin Multiplexing Summary
.
Submit Documentation Feedback
Device Configurations
105
相關(guān)PDF資料
PDF描述
TMX320DM6437BZWTA Digital Media Processor
TMS320DM6443_07 Digital Media System-on-Chip
TMX320DM6443AZWT Digital Media System-on-Chip
TMX320DM6443ZWT Digital Media System-on-Chip
TMS320DM647_08 Digital Media Processor
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMX320DM6437BZWTA 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC Dig Media Processor RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMX320DM6441CZWT 制造商:Texas Instruments 功能描述:
TMX320DM6441DZWT 制造商:Texas Instruments 功能描述:DAVINCI DIGITAL MEDIA SYSTEM-ON-CHIP - Tape and Reel
TMX320DM6443AZWT 制造商:Rochester Electronics LLC 功能描述:DAVINCI DIGITAL MEDIA SYSTEM-ON-CHIP - Tape and Reel
TMX320DM6443BZWT 制造商:Texas Instruments 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*