- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382635 > TMS20F2810PBKAEP (Texas Instruments, Inc.) Digital Signal Processors PDF資料下載
參數(shù)資料
| 型號(hào)： | TMS20F2810PBKAEP |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | Digital Signal Processors |
| 中文描述： | 數(shù)字信號(hào)處理器 |
| 文件頁數(shù)： | 99/159頁 |
| 文件大?。?/td> | 2084K |
| 代理商： | TMS20F2810PBKAEP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁當(dāng)前第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
Electrical Specifications
99
March 2004 Revised October 2004
SGUS051A
Table 65. XCLKIN Timing Requirements PLL Bypassed or Enabled
NO.
MIN
MAX
UNIT
C8
tc(CI)
Cycle time, XCLKIN
6.67
250
ns
C9
tf(CI)
Fall time, XCLKIN
Up to 30 MHz
6
ns
30 MHz to 150 MHz
2
C10
tr(CI)
Rise time, XCLKIN
Up to 30 MHz
6
ns
30 MHz to 150 MHz
2
C11
tw(CIL)
tw(CIH)
Pulse duration, X1/XCLKIN low as a percentage of tc(CI)
Pulse duration, X1/XCLKIN high as a percentage of tc(CI)
40
60
%
C12
40
60
%
Table 66. XCLKIN Timing Requirements PLL Disabled
NO.
MIN
MAX
UNIT
C8
tc(CI)
Cycle time, XCLKIN
6.67
250
ns
C9
tf(CI)
Fall time, XCLKIN
Up to 30 MHz
6
ns
30 MHz to 150 MHz
2
C10
tr(CI)
Rise time, XCLKIN
Up to 30 MHz
6
ns
30 MHz to 150 MHz
2
C11
tw(CIL)
Pulse duration, X1/XCLKIN low as a percentage of tc(CI)
XCLKIN
≤
120 MHz
120
<
XCLKIN
≤
150 MHz
40
60
%
45
55
C12
tw(CIH)
Pulse duration, X1/XCLKIN high as a percentage of tc(CI)
XCLKIN
≤
120 MHz
120
<
XCLKIN
≤
150 MHz
40
60
%
45
55
Table 67. Possible PLL Configuration Modes
PLL MODE
REMARKS
SYSCLKOUT
PLL Disabled
Invoked by tying XPLLDIS pin low upon reset. PLL block is completely
disabled. Clock input to the CPU (CLKIN) is directly derived from the clock
signal present at the X1/XCLKIN pin.
XCLKIN
PLL Bypassed
Default PLL configuration upon power-up, if PLL is not disabled. The PLL
itself is bypassed. However, the /2 module in the PLL block divides the clock
input at the X1/XCLKIN pin by two before feeding it to the CPU.
XCLKIN/2
PLL Enabled
Achieved by writing a non-zero value “n” into PLLCR register. The /2 module
in the PLL block now divides the output of the PLL by two before feeding it to
the CPU.
(XCLKIN * n) / 2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMP20F2810PBKAEP | Digital Signal Processors |
| TMS320F2812PGFMEP | Digital Signal Processors |
| TMS320F2810PGFAEP | Digital Signal Processors |
| TMX20F2810PBKAEP | Digital Signal Processors |
| TMS320LC2404APGA | DSP CONTROLLERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMS2114-20NL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMS2114-45NL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMS2114L-15NL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMS2114L-20NL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMS2114L-25NL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。