- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382635 > TMS20F2810PBKAEP (Texas Instruments, Inc.) Digital Signal Processors PDF資料下載
參數(shù)資料
| 型號： | TMS20F2810PBKAEP |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | Digital Signal Processors |
| 中文描述： | 數(shù)字信號處理器 |
| 文件頁數(shù)： | 100/159頁 |
| 文件大小： | 2084K |
| 代理商： | TMS20F2810PBKAEP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁當前第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
Electrical Specifications
100
March 2004 Revised October 2004
SGUS051A
6.14.2
Output Clock Characteristics
Table 68. XCLKOUT Switching Characteristics (PLL Bypassed or Enabled)
No.
PARAMETER
MIN
6.67§
TYP
MAX
UNIT
C1
tc(XCO)
tf(XCO)
tr(XCO)
tw(XCOL)
tw(XCOH)
tp
Cycle time, XCLKOUT
ns
C3
Fall time, XCLKOUT
2
ns
C4
Rise time, XCLKOUT
2
ns
C5
Pulse duration, XCLKOUT low
H2
H+2
ns
C6
Pulse duration, XCLKOUT high
PLL lock time
H2
H+2
ns
C7
131072tc(CI)
ns
A load of 40 pF is assumed for these parameters.
H = 0.5tc(XCO)
§The PLL must be used for maximum frequency operation.
This parameter has changed from 4096 XCLKIN cycles in the earlier revisions of the silicon.
C4
C3
XCLKOUT
(see Note B)
XCLKIN
C5
C9
C10
C1
C8
C6
(see Note A)
NOTES: A. The relationship of XCLKIN to XCLKOUT depends on the divide factor chosen. The waveform relationship shown in Figure 68 is
intended to illustrate the timing parameters only and may differ based on configuration.
B. XCLKOUT configured to reflect SYSCLKOUT.
Figure 68. Clock Timing
6.15
Reset Timing
Table 69. Reset (XRS) Timing Requirements
MIN
NOM
MAX
UNIT
tw(RSL1)
Pulse duration, stable XCLKIN to XRS high
8tc(CI)
8tc(CI)
cycles
tw(RSL2)
Pulse duration, XRS low
Warm reset
cycles
WD-initiated reset
512tc(CI)
512tc(CI)
32tc(CI)
tw(WDRS)
td(EX)
tOSCST
Pulse duration, reset pulse generated by watchdog
cycles
Delay time, address/data valid after XRS high
cycles
Oscillator start-up time
1
10
ms
tsu(XPLLDIS)
Setup time for XPLLDIS pin
16tc(CI)
cycles
th(XPLLDIS)
Hold time for XPLLDIS pin
16tc(CI)
cycles
th(XMP/MC)
Hold time for XMP/MC pin
16tc(CI)
2520tc(CI)§
cycles
th(boot-mode)
If external oscillator/clock source are used, reset time has to be low at least for 1 ms after VDD reaches 1.5 V.
Dependent on crystal/resonator and board design.
§The boot ROM reads the password locations. Therefore, this timing requirement includes the wakeup time for flash. See the
TMS320F28x Boot
ROM Reference Guide
(literature number SPRU095) and
TMS320F28x System Control and Interrupts Reference Guide
(literature number
SPRU078) for further information.
Hold time for boot-mode pins
cycles
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMP20F2810PBKAEP | Digital Signal Processors |
| TMS320F2812PGFMEP | Digital Signal Processors |
| TMS320F2810PGFAEP | Digital Signal Processors |
| TMX20F2810PBKAEP | Digital Signal Processors |
| TMS320LC2404APGA | DSP CONTROLLERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMS2114-20NL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMS2114-45NL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMS2114L-15NL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMS2114L-20NL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMS2114L-25NL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。