- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98073 > SAA6703AH (NXP SEMICONDUCTORS) CRT OR FLAT PNL GRPH DSPL CTLR, PQFP160 PDF資料下載
參數(shù)資料
| 型號(hào)： | SAA6703AH |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 顯示控制器 |
| 英文描述： | CRT OR FLAT PNL GRPH DSPL CTLR, PQFP160 |
| 封裝： | 28 X 28 MM, 3.40 MM HEIGHT, PLASTIC, MS-022, SOT-322-2, QFP-160 |
| 文件頁(yè)數(shù)： | 37/97頁(yè) |
| 文件大?。?/td> | 488K |
| 代理商： | SAA6703AH |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)當(dāng)前第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)
2004 Apr 01
42
Philips Semiconductors
Product specication
XGA analog input at panel controller
SAA6703AH
handbook, full pagewidth
MHC217
hsync
vsync
csync-1
csync-2
csync-3
csync-4
csync-5
Fig.9 Supported composite sync modes.
7.5.2
HSYNC REGENERATION
The hsync regeneration reproduces a regular hsync, e.g.
in case of equalizing pulses or an absent hsync during
vsync. The input selection is shown in Table 23.
Table 23 Hsync regeneration input selection
7.5.3
SELECTION OF SYNCS FOR LINE-LOCKED PLL
The source signals of the line-locked PLL are selected
according to Table 24 as either HSYNC and VSYNC from
the input pins or the composite sync decoder outputs
HS_CS and VS_CS.
Table 24 Line-locked PLL sync selection
7.5.4
INPUT INTERFACE
The output selection for input interface and mode
detection allows to choose between the input signals
HSYNC and VSYNC, composite sync decoder outputs
HS_CS and VS_CS. The regenerated hsync HS_REGEN
Table 25 Mode detection sync selection; note 1
Note
1. X = don’t care.
hs_regen_in_en
HS_REGEN
0
HS_CS
1
HSYNC
iif_cs_sog_en
HS_PLL
VS_PLL
0
HSYNC
VSYNC
1
HS_CS
VS_CS
mdd_cs_
sog_en
mdd_hs_
regen_on
HS_MDD
VS_MDD
0
X
HSYNC
VSYNC
1
0
HS_CS
VS_CS
1
HS_REGEN
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SAA7157T-T | 29 MHz, VIDEO CLOCK GENERATOR, PDSO20 |
| SAA7388GP-T | 8-BIT, 50.4 MHz, MICROCONTROLLER, PQFP80 |
| SAB-C163-16F25F | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP100 |
| SAB-C165-L25F | 16-BIT, 14 MHz, MICROCONTROLLER, PQFP100 |
| SAB-C165-R25M | 16-BIT, MROM, 14 MHz, MICROCONTROLLER, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SAA6712E | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:XGA RGB to TFT graphics engine |
| SAA6713AH | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:XGA analog input flat panel controller |
| SAA6713AH/V1 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:XGA analog input flat panel controller |
| SAA6713H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:XGA dual input flat panel controller |
| SAA6713H/V1 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:XGA dual input flat panel controller |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。